Table of Contents
Advertisement
SGH-X120 Flow Chart of Troubleshooting and Circuit Diagrams
A( 21)
VCC_1. 8A
C202
C203
C205
VCC_1. 8A
A( 22)
R201
47K
YM U_LE D
A( 23)
D( 0: 15)
D( 0)
A6
XCP_D0
B5
D( 1)
XCP_D1
F8
D( 2)
XCP_D2
D( 3)
F7
XCP_D3
C5
D( 4)
XCP_D4
D( 5)
D6
XCP_D5
D( 6)
E7
XCP_D6
D5
D( 7)
XCP_D7
D( 8)
C4
XCP_D8
B4
D( 9)
XCP_D9
D( 10)
B3
XCP_D10
C1
D( 11)
XCP_D11
D( 12)
C2
XCP_D12
D( 13)
D2
XCP_D13
D3
D( 14)
XCP_D14
D( 15)
E3
A( 0: 20)
XCP_D15
A( 0)
B13
XCP_A0_BEO N
F11
A( 1)
XCP_A1
A( 2)
E14
XCP_A2
D15
A( 3)
XCP_A3
A( 4)
B15
XCP_A4
C14
A( 5)
XCP_A5
A16
A( 6)
XCP_A6
A( 7)
A15
XCP_A7
B17
A( 8)
XCP_A8
A( 9)
C17
XCP_A9
D16 XCP_A10
A( 10)
A( 11)
F14
XCP_A11
A( 12)
G 14
XCP_A12
G 13
A( 13)
XCP_A13
A( 14)
G 17
XCP_A14
J12
A( 15)
XCP_A15
K12
A( 16)
XCP_A16
K13
A( 17)
XCP_A17
K14
A( 18)
XCP_A18
L14
A( 19)
XCP_A19
L15
A( 20)
XCP_A20
L16
XCP_A21
C SR O M EN
A12
CP_CSRO M E N
XCP_CSRO M E N
C SR AM EN
A13
CP_CSRAM E N
XCP_CSRAM E N
R217
C SR O M 2EN
M 15
CP_CSRO M 2E N
XPA0/ CS1N
M 14
LCD_SEL
XPA1/ CS2N
M 11 XPA2/ CS3N
DLC_DETECT
N14
YM U_EN
XPA3/ CS4N
C13
CP_W EN
XCP_W EN
P16
CP_O E N
XPA4/ O EN
P15
DEBUG _DC D
XPA5/ W AI TN
T15
UPPER_BYTE
XPA6/ BE1N
M 9
CP_I N T
XPA7/ I RQ 1
T5
BP_C F
XPA8/ I RQ 2
P2
I RDA_EN1
XPA9/ I RQ 3
N2
YM U_I R Q
XPA10/ I RQ 4
C224
KEY_CO L( 0: 4)
KEY_CO L( 0)
KEY_CO L( 1)
KEY_CO L( 2)
KEY_CO L( 3)
KEY_RO W ( 0: 4)
KEY_CO L( 4)
KEY_RO W ( 0)
KEY_RO W ( 1)
KEY_RO W ( 2)
KEY_RO W ( 3)
KEY_RO W ( 4)
I RDA_RX
I RDA_TX
DEBUG _DTR
DEBUG _RTS
DEBUG _TXD
DEBUG _RX D
DEBUG _CTS
KEY_BACKLI G HT_E N
SDS_TX D
SDS_RXD
SI M DATA
SI M CLK
B O A R D _H O LE
H1
H3
H4
H 2
TR I D EN T
VBAT
LED 200
LED 201
1
1
43
2
43
2
3
2
Q 200
BLUE_LED
6
1
1
Q 201
2
RED_LE D
5
3
4
G REEN_LE D
VCCD
G SM _TX_E N
VCCD
DCS_TX_EN
JTA G
CN402
1
17
1
TRST
RS T
2
18
2
TD O
CP_TD O
3
19
3
TD I
CP_TDI
4
20
4
TM S
CP_TM S
5
21
5
TC K
CP_TCK
6
22
6
F- W E
F_W E_1
7
23
CP_W EN
G N D
V_BATT
VBAT
8
24
V_BU S
G N D
9
25
D+
HP/ PO W ER
JI G _O N
10
26
D-
RX D
SDS_RX D
11
27
SPK+
TXD
SDS_TX D
12
28
SPK-
28
13 M I C+
29
29
14
30
M O T+
30
15 15
31 31
16
32
16
AN T
$P
G ND_1
SAM SU N G Pr opr i et ar y- C ont ent s m ay change w i t hout not i ce
This Document can not be used without Samsung's authorization
VCC_1. 8A
VCCD
VRTC
C200
C201
C206
C207
VCC_1. 8A
VCCD
VREF
CLK13M _TR
RST
F12
TDO
DSP_TD O
F15
TRS T
RST
H12
TDI
DSP_TD I
G 12
TM S
DSP_TM S
H13
TC K
DSP_TC K
G 15
CKO / I ACK/ ERAM HI
L12
R 208
0
I O BI T[ 2] / VEC[ 3] / ERO M HI
I RDA_EN
K11
I O BI T[ 1] / VEC[ 4] / PLLTO A
LCD_BACKLI G HT_CO NTRO L
N4
I NT#0
DSP_I N T
R12
I O 7
DSP_I O
U5
RW N
DSP_RW N
DSP_AB( 8: 0)
T17
DSP_AB( 8)
AB#8
T14
DSP_AB( 7)
AB#7
R14
DSP_AB( 6)
AB#6
P12
DSP_AB( 5)
AB#5
P11
DSP_AB( 4)
AB#4
N11
DSP_AB( 3)
AB#3
R13
DSP_AB( 2)
AB#2
M 10
AB#1
DSP_AB( 1)
U13
DSP_AB( 0)
AB#0
DSP_DB( 15: 0 )
U201
P10
DSP_DB( 15)
DB#15
R11
DSP_DB( 14)
DB#14
T11
DB#13
DSP_DB( 13)
U11
DSP_DB( 12)
DB#12
M 8
DSP_DB( 11)
DB#11
N8
DSP_DB( 10)
DB#10
N7
DSP_DB( 9)
DB#9
P7
DSP_DB( 8)
DB#8
M 6
DSP_DB( 7)
DB#7
R7
DSP_DB( 6)
DB#6
T7
DSP_DB( 5)
DB#5
U7
DSP_DB( 4)
DB#4
P6
DSP_DB( 3)
DB#3
R6
DSP_DB( 2)
DB#2
U6
DSP_DB( 1)
DB#1
P5
DSP_DB( 0)
DB#0
D12
XTI C_M O D E
R218
100K
M 12
XCPTSTSTO P_CKO
D11
XAG 3
I CHR G
E11
XAG 2
A11
XAG 1
B11
XAG 0
B7
XBSW N
A7
X1RTC
D10
X2RTC
E8
XRTCALARM _ N
RTCALAR M
C6
O SC200
XO SC32O UT
CLK32K
C225
R222
12PF
NC
CP_TDO
RS T
CP_TDI
CP_TM S
CP_TCK
DEBUG _DS R
EAR_SW I TCH
LCD_BACKLI G HT_EN
JACK_I N
PW R_KEEP
SI M RST
DEBUG _RI
FLASH_RESET
AUDI O _O UT_SE L
CHG _O N
UP_C S
UP_SCLK
UP_SDI
CHG _DET
R227
FLASH_RESET
M EM _RS T
R228
C235
RST
U200
DSP_AB( 0: 8)
DSP_AB( 0)
P5
K9
AB0
SERC K
SERCLK
N4
M 8
DSP_AB( 1)
AB1
SERD A
SERDAT
DSP_AB( 2)
N3
P9
AB2
SERLE1
SERLE
P2
M 7
DSP_AB( 3)
AB3
SERLE2
DSP_AB( 4)
P1
AB4
DSP_AB( 5)
N1
N6
AB5
RFO VL
DSP_AB( 6)
M 2
AB6
DSP_AB( 7)
L2
J14
AB7
TXP
K1
J10
DSP_AB( 8)
AB8
DSP_DB( 0: 15)
TXI P
H12
TXI N
J2
DB0
H13
DSP_DB( 0)
TXQP
DSP_DB( 1)
H2
DB1
J13
TXQ N
J5
DB2
L11
DSP_DB( 2)
RXI P
DSP_DB( 3)
J1
DB3
M 13
RXI N
H3
DB4
N14
DSP_DB( 4)
RXQ P
G 3
P14
DSP_DB( 5)
DB5
RXQ N
DSP_DB( 6)
F5
DB6
G 2
DB7
D11
DSP_DB( 7)
VREG
A13
DSP_DB( 8)
F2
DB8
M I CI N
DSP_DB( 9)
E2
DB9
B12
M I CO UT
D2
DSP_DB( 10)
DB10
A14
DSP_DB( 11)
D4
DB11
AUXI N
E1
DB12
B14
DSP_DB( 12)
AUXO U T
DSP_DB( 13)
E4
DB13
C2
DB14
AO UTA P F13
DSP_DB( 14)
G 13
DSP_DB( 15)
B1
DB15
AO UTAN
D13
AO UTB P
K4
RW N
E14
DSP_RW N
AO UTBN
K2
I O
DSP_I O
A10
K7
RESET N
M EM _RS T
M C
G 12
AFC
P10
N7
TM S
XO ENA
N5
N10
TDI
XO ENA Q
N9
TCK
N12
N8
TDO
XTALA
XTALB
N11
L5
CI NTR
CP_I NT
L4
DI NTR
REFC
DSP_I NT
C13
B11
VXVCM
B4
O CTL0
EN_VRF
A5
O CTL1
K14
EN_VPAC
RAREF1
Q 202
B5
L13
O CTL2
RAREF2
B6
O CTL3
TX_EN
1
6
B7
B8
R209
O CTL4
SI _EN
DAI D O
B9
D5
O CTL5
R210
DAI DI
A6
O CTL6
B10
R211
DAI CK
2
E6
O CTL7
DAI RN
D10
R212
C7
O CTL8
RED_LE D
5
C8
B3
VCCD
O CTL9
UC
G REEN_LE D
A9
O CTL10
A2
BLUE_LE D
UC
E9
O CTL11
TX_BAND_SEL
4
3
K11
G NDB
F1
VDD 1
K13
VDDB
P6
VDD 2
A1
VDD 3
F14
VDDC
R213
F10
C214
G NDC
K5
VSS
C215
C216
C217
E13
K6
VSS
VDDA
10N F
100NF
E11
E5
VSS
G NDA
E7
VSS
P13
E8
VSS
VDDD
Q 203
E10
VSS
L10
G NDD
G 5
VSS
6
1
G 10
VSS
1
NC
H5
2
VSS
NC
H10
VSS
2
K8
VSS
C222
K10
VSS
5
4
3
C SP1093
C223
R219
VCC_1. 8A
VCCD
U203
B5
VCC 1
L4
VCC 2
B6
VCC 2
K6
VCC 2
J8
VCC Q
K7
VCC Q
L3
A( 1: 22)
VCC Q
G 1
A( 1)
A0
A( 2)
F1
A1
E1
A( 3)
A2
D1
A( 4)
A3
A( 5)
B1
A4
C1
A( 6)
A5
A( 7)
F2
A6
E2
A( 8)
A7
A( 9)
F6
A8
D7
A( 10)
A9
A( 11)
E7
A10
B8
A( 12)
A11
A( 13)
C8
A12
A( 14)
D8
A13
A( 15)
F7
A14
A( 16)
E8
A15
F8
A( 17)
A16
A( 18)
D2
A17
B2
VCC D
VCC_1. 8A
A( 19)
A18
A( 20)
B3
A19
E6
A( 21)
A20
B7
A( 22)
A21
D4
VPP/ VPEN
C6
CLK
G 7
R225
W AI T
NC
K5
VCC D
P- VCC
K8
R226
P- M O D E
H1
100K
R- O E#
D5
CP_W EN
R- W E#
F3
UPPER_BYTE
R- UB #
C2
A( 0)
R- LB#
E4
W P#
F5
W E#
E5
ADV #
F4
M EM _RS T
RST#
C233
K1
CP_CSRO M E N
CE#1
G 8
CP_CSRO M 2EN
CE2
J2
CP_O EN
O E#1
H8
O E#2
C 234
2-14
VCCB
U202
2 VO
1
VS
G N D
R216
3
VCCB
R220
BP_VF
VBA T
RST
R221
C226
R223
C227
12PF
100PF
VCCD
C228
C229
C230
C231
C232
R 200
TXPO W ER
TXI P
TXI N
C 204
TXQ P
TXQ N
RXI P
RXI N
RXQ P
RXQ N
M I CI N
M I CO U T
AUXI N
AUXO U T
AO UTA P
AO UTA N
C 208
C 209
AO UTB P
AO UTB N
CLK13M _M C
AFC
XO ENA
CLK32K
C210
C211
C212
C213
NC
DAI D O
NC
DAI D I
NC
DAI C K
NC
DAI R N
VCCA
VCC D
R214
R215
2. 4
2. 4
C218
C219
C220
C221
10N F
D( 0: 15 )
H2
D( 0)
D0
H3
D( 1)
D1
G 3
D( 2)
D2
H4
D( 3)
D3
J5
D( 4)
D4
G 5
D( 5)
D5
J6
D( 6)
D6
D7 H7
D( 7)
G 2
D( 8)
D8
J3
D( 9)
D9
G 4
D( 10)
D10
J4
D( 11)
D11
H5
D( 12)
D12
G 6
D( 13)
D13
H6
D( 14)
D14
J7
D( 15)
D15
C3
256M B
R 229
C7
128M B
A( 23)
D3
512M B
R224
D6
VCC D
P- CS#
E3
1G B
K2
RFU
K3
RFU
J1
S- CS1
CP_CSRAM E N
S- CS2 C5
K4
S- VC C
B4
VSS
C4
VSS
L2
VSS
L5
VSS
L6
VSS
L7
VSS
L8
VSS
L1
VSS
A1
DU
A2
DU
A7
DU
A8
DU
M 1
DU
M 2
DU
M 7
DU
M 8
DU
1
NC
2
NC
Advertisement
Table of Contents
