LG 32LF595Z Service Manual page 23

+1.5V_DDR
C501 C503 C505 C507 C509
0.1uF 0.1uF 0.1uF 0.1uF 0.1uF
+1.5V_DDR
C500 C502 C506 C508
0.1uF 0.1uF 0.1uF 0.1uF
PCB Bottom Side
+1.5V_DDR
OPT OPT OPT OPT
C537 C538 C539 C540
0.1uF 0.1uF 0.1uF 0.1uF
IC101
LGE5221(A5LRA0)
AB4
RA0 RA0 RDQM0
AC9
RA1 RA1 RDQS0
AE3
RA2
RA2 RDQS0B
AE6
RA3 RA3 RDQ0
AD9
RA4 RA4 RDQ1
AE4
RA5 RA5 RDQ2
AC11
RA6 RA6 RDQ3
AD5
RA7
RA7 RDQ4
AE9
RA8 RA8 RDQ5
AE5
RA9 RA9 RDQ6
AE7
RA10 RA10 RDQ7
AD11
IC101-*1 RA11 RA11 RDQM1
LGE5222(A5LRB0)
AE12
RA12
RA12 RDQS1
AC5
AB4 AA3 RA13 RA13 RDQS1B
AC9 RA0 RDQM0 Y2 AE10
RA1 RDQS0
AE3 Y1 RA14 RA14 RDQ8
RA2 RDQS0B AE11
AE6 U3
AD9 RA3 RDQ0 AE2 RA15 RA15 RDQ9
RA4 RDQ1
AE4 T3 AD7
AC11 RA5 RDQ2 AE1 RBA0 RBA0 RDQ10
RA6 RDQ3
AD5 R2 AE8
RA7 RDQ4 RBA1
AE9 AF2 RBA1 RDQ11
AE5 RA8 RDQ5 R1 AC7
RA9 RDQ6
AE7 AF1 RBA2 RBA2 RDQ12
AD11 RA10 RDQ7 W2 V4
RA11 RDQM1
AE12 AB3 /RCS RCS RDQ13
RA12 RDQS1 W4
AC5 AB2
AE10 RA13 RDQS1B AD2 /RCSD RCSD RDQ14
RA14 RDQ8
AE11 U1 AA5
AD7 RA15 RDQ9 AD3 /RRAS RRAS RDQ15
RBA0 RDQ10
AE8 U2 AA6
RBA1 RDQ11 /RCAS
AC7 AC3 RCAS RDQM2
V4 RBA2 RDQ12 V1 AC4
RCS RDQ13
W4 AC1 /RWE RWE RDQS2
AA5 RCSD RDQ14 V2 W5
RRAS RDQ15
AA6 AF8 RODT RODT RDQS2B
RCAS RDQM2 W6
AC4 AG7
W5 RWE RDQS2 AH7 RCKE RCKE RDQ16
RODT RDQS2B
W6 AG3 U6
U6 RCKE RDQ16 AG12 RRESET RRESET RDQ17
RRESET RDQ17
AA4 AF3 AA4
RCLK0 RDQ18 RCLK0
Y4 AH12 RCLK0 RDQ18
U5 RCLK0B RDQ19 AG2 Y4
DDRVREF_A1 RDQ20
AE13 AG13 /RCLK0 RCLK0B RDQ19
W9 DDRVREF_A2 RDQ21 AH2 U5
ARTP RDQ22
W8 AH13 DDRVREF_A1 DDRVREF_A1 RDQ20
ARTN RDQ23 AE13
Y8 AG6 R501
Y9 MEMTP RDQM3 AF9 DDRVREF_A2 DDRVREF_A2 RDQ21
MEMTN RDQS3 120
AC20 AG9 W9
AD20 TP_HPCPLL RDQS3B AF12 ARTP RDQ22
TN_HPCPLL RDQ24
AH4 W8
RDQ25 1/16W
AF11 ARTN RDQ23
RDQ26 AG4 1% Y8
RDQ27
R4 AG10 MEMTP RDQM3
T4 DDRV_1 RDQ28 AF5 Y9
DDRV_2 RDQ29
R5 AH10 MEMTN RDQS3
DDRV_3 RDQ30 AC20
T5 AF6
R6 DDRV_4 RDQ31 TP_HPCPLL RDQS3B
DDRV_5
T6 AD20
R7 DDRV_6 TN_HPCPLL RDQ24
DDRV_7
T7 U4
DDRV_8 AVDD33_DDR
R8 Y15 RDQ25
V8 DDRV_9 AVDD12_DDR +1.5V_DDR
DDRV_10
R9 W15 RDQ26
T9 DDRV_11 AVSS12_DDR
DDRV_12
U9 RDQ27
DDRV_13 R4
V9
AB12 DDRV_14 TP500 DDRV_1 RDQ28
DDRV_15
T4
DDRV_2 RDQ29
T8 R5
DDRVA
DDRV_3 RDQ30
T5
DDRV_4 RDQ31
R6
DDRV_5
T6
DDRV_6
R7
DDRV_7
T7
DDRV_8 AVDD33_DDR
R8
DDRV_9 AVDD12_DDR
V8
DDRV_10
R9
DDRV_11 AVSS12_DDR
T9
DDRV_12
U9
DDRV_13
V9
R500 DDRV_14
AB12
49.9
DDRV_15
1/16W
1%
T8
DDRVA
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FIRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFACTURES SPECIFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
Copyright © 2015 LG Electronics. Inc. All rights reserved.
Only for training and service purposes
C512 C514
10uF
1uF
10V
C515 C516
C510 C513
10uF
0.1uF 0.1uF 1uF
10V
OPT
OPT OPT
C543
C541 C542
0.1uF 0.1uF 0.1uF
16V
AA3
RDQM0
Y2
RDQS0
Y1
/RDQS0 RDQ[0-7]
RDQ[0]
U3
RDQ[1]
AE2
T3 RDQ[2]
RDQ[3]
AE1
RDQ[4]
R2
RDQ[5]
AF2
RDQ[6]
R1
AF1 RDQ[7]
W2
RDQM1
AB3
RDQS1
AB2 RDQ[8-15]
/RDQS1 RDQ[8]
AD2
U1 RDQ[9]
RDQ[10]
AD3
RDQ[11]
U2
RDQ[12]
AC3
RDQ[13]
V1
AC1 RDQ[14]
RDQ[15]
V2
AF8
RDQM2
AG7
RDQS2
AH7
/RDQS2 RDQ[16-23]
AG3 RDQ[16]
RDQ[17]
AG12
RDQ[18]
AF3
RDQ[19]
AH12
RDQ[20]
AG2
AG13 RDQ[21]
RDQ[22]
AH2
RDQ[23]
AH13
AG6
RDQM3
AF9
RDQS3
AG9
/RDQS3 RDQ[24-31]
RDQ[24]
AF12
RDQ[25]
AH4
RDQ[26]
AF11
RDQ[27]
AG4
AG10 RDQ[28]
RDQ[29]
AF5 RDQ[0-7]
RDQ[30]
AH10
RDQ[31]
AF6
+1.2V_MTK_CORE
VDD3V3
U4
Y15
C511
C504
1uF RDQ[8-15]
W15 0.1uF
+1.5V_DDR
C525
C524
1uF 10uF
10V
+1.5V_DDR
C531
C523 C526 C527 C528 C529 C530
0.1uF 1uF 10uF
0.1uF 0.1uF 0.1uF 0.1uF
10V
Near DRAM
+1.5V_DDR
VREFCA1
VREFCA1
IC501
C518
H5TQ4G63CFR_RDC
0.1uF
DDR3
N3 4Gbit M8
RA0 A0 VREFCA
(x16)
P7
RA1 A1
P3
RA2 A2
C517
N2 H1
A3
RA3 VREFDQ DDRVREF_A1 0.1uF
P8
RA4 A4
P2
C535
RA5 A5 R504 +1.5V_DDR
R8 L8 0.1uF
RA6 A6 ZQ
R2 240
RA7 A7
1%
T8
A8
RA8
R3 B2
RA9 A9 VDD_1
L7 D9
RA10 A10/AP VDD_2
R7 G7
RA11 A11 VDD_3
N7 K2
RA12 A12/BC
VDD_4
T3 K8
A13
RA13 VDD_5
T7 N1
RA14 A14 VDD_6
M7 N9
RA15 NC_5 VDD_7
R1
VDD_8
M2 R9
RBA0 BA0
VDD_9
N8
BA1
RBA1
M3
RBA2 BA2
A1
VDDQ_1
J7 A8
RCLK0 CK VDDQ_2
K7 C1
/RCLK0 CK
VDDQ_3
K9 C9
CKE
RCKE VDDQ_4
D2
VDDQ_5
L2 E9
/RCS CS VDDQ_6
K1 F1
RODT ODT VDDQ_7
J3 H2 C519 1uF
/RRAS
RAS VDDQ_8
K3 H9 C520 1uF
/RCAS CAS VDDQ_9
L3
/RWE WE
J1
NC_1
T2 J9
RRESET RESET NC_2
L1
NC_3
L9
NC_4
F3
RDQS0 DQSL
G3
/RDQS0 DQSL
C7 A9
RDQS1
DQSU VSS_1
B7 B3
/RDQS1 DQSU VSS_2
E1
VSS_3
E7 G8
RDQM0 DML VSS_4
D3 J2
RDQM1 DMU VSS_5
J8
RDQ[0] VSS_6
E3 M1
RDQ[1] DQL0 VSS_7
F7 M9
DQL1 VSS_8
RDQ[2] F2 P1
DQL2 VSS_9
RDQ[3]
F8 P9
DQL3 VSS_10
RDQ[4]
H3 T1
RDQ[5] DQL4 VSS_11
H8 T9
RDQ[6] DQL5 VSS_12
G2
DQL6
RDQ[7] H7
DQL7
B1
VSSQ_1
RDQ[8]
D7 B9
RDQ[9] DQU0 VSSQ_2
C3 D1
RDQ[10] DQU1 VSSQ_3
C8 D8
DQU2 VSSQ_4
RDQ[11] C2 E2
DQU3 VSSQ_5
RDQ[12]
A7 E8
DQU4 VSSQ_6
RDQ[13]
A2 F9
RDQ[14] DQU5 VSSQ_7
B8 G1
RDQ[15] DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
IC501-*1
K4B4G1646D-BCMA
N3 M8
A0 VREFCA
P7
A1
P3
N2 A2 H1
A3 VREFDQ
P8
P2 A4
A5
R8 L8
A6 ZQ
R2
T8 A7
A8
R3 B2
L7 A9 VDD_1 D9
A10/AP VDD_2
R7 G7
A11 VDD_3
N7 K2
T3 A12/BC VDD_4 K8
A13 VDD_5
N1
M7 VDD_6 N9
NC_5 VDD_7
R1
VDD_8
M2 R9
N8 BA0 VDD_9
BA1
M3
BA2 A1
VDDQ_1
J7 A8
CK VDDQ_2
K7 C1
K9 CK VDDQ_3 C9
CKE VDDQ_4
D2
L2 VDDQ_5 E9
CS VDDQ_6
K1 F1
ODT VDDQ_7
J3 RAS H2
K3 VDDQ_8 H9
CAS VDDQ_9
L3
WE J1
NC_1
T2 J9
RESET NC_2
L1
NC_3 L9
NC_4
F3 T7
G3 DQSL NC_6
DQSL
C7 DQSU A9
B7 VSS_1 B3
DQSU VSS_2
E1
E7 VSS_3 G8
DML VSS_4
D3 J2
DMU VSS_5
J8
E3 VSS_6 M1
DQL0 VSS_7
F7 M9
F2 DQL1 VSS_8 P1
DQL2 VSS_9
F8 P9
DQL3 VSS_10
H3 DQL4 T1
H8 VSS_11 T9
DQL5 VSS_12
G2
H7 DQL6
DQL7
B1
VSSQ_1
D7 DQU0 B9
C3 VSSQ_2 D1
DQU1 VSSQ_3
C8 D8
C2 DQU2 VSSQ_4 E2
DQU3 VSSQ_5
A7 E8
DQU4 VSSQ_6
A2 DQU5 F9
B8 VSSQ_7 G1
DQU6 VSSQ_8
A3 G9
DQU7 VSSQ_9
RCLK0 Near DRAM
/RCLK0
+1.5V_DDR
N3
RA0
P7
RA1
P3
RA2
N2
RA3
P8
RA4
P2
RA5
RRESET R8
RA6
R2
RA7
C521
T8
0.1uF RA8
R3
RA9
L7
RA10
R7
RA11
N7
RA12
T3
RA13
T7
RA14
M7
RA15
M2
RBA0
+1.5V_DDR N8
RBA1
M3
RBA2
J7
RCLK0
K7
/RCLK0
K9
RCKE
/RCS
L2
/RCSD
K1
RODT
J3
/RRAS
K3
/RCAS
L3
/RWE
T2
RRESET
+1.5V_DDR
F3
RDQS2
G3
/RDQS2
C7
RDQS3
B7
/RDQS3
/RCSD
E7
RDQM2
RDQ[16-23] D3
RDQM3
RDQ[16]
E3
RDQ[17]
F7
RDQ[18]
F2
RDQ[19] F8
RDQ[20]
H3
RDQ[21]
H8
+1.5V_DDR
RDQ[22]
G2
RDQ[24-31] RDQ[23]
H7
RDQ[24]
D7
RDQ[25]
C3
RDQ[26]
C8
RCKE
RDQ[27]
C2
RDQ[28] A7
RDQ[29]
A2
RDQ[30]
B8
RDQ[31]
A3
+1.5V_DDR
RODT
IC502-*1
K4B4G1646D-BCMA
N3
A0
P7
P3 A1
A2
N2
P8 A3
A4
P2
A5
R8
R2 A6
A7
T8
R3 A8
A9
L7
A10/AP
R7
N7 A11
A12/BC
T3
A13
M7
NC_5
M2
BA0
N8
M3 BA1
BA2
J7
K7 CK
CK
K9
CKE
L2
CS
K1 ODT
J3
RAS
K3
L3 CAS
WE
T2 RESET
F3
DQSL
G3
DQSL
C7
DQSU
B7
DQSU
E7
DML
D3 DMU
E3
F7 DQL0
DQL1
F2
DQL2
F8 DQL3
H3
DQL4
H8
G2 DQL5
DQL6
H7
DQL7
D7
DQU0
C3
C8 DQU1
DQU2
C2
DQU3
A7 DQU4
A2
DQU5
B8
A3 DQU6
DQU7
Near DRAM
+1.5V_DDR
VREFCA2
VREFCA2
IC502
C534
0.1uF
H5TQ4G63CFR_RDC
DDR3
4Gbit M8
A0 VREFCA
(x16)
A1
C522
A2
H1 0.1uF
A3 DDRVREF_A2
VREFDQ
A4 C536
0.1uF
A5 R507 +1.5V_DDR
L8
A6 ZQ
240
A7
1%
A8
B2
A9
VDD_1
D9
A10/AP VDD_2
G7
A11 VDD_3
K2
A12/BC VDD_4
K8
A13
VDD_5
N1
A14
VDD_6
N9
NC_5 VDD_7
R1
VDD_8
R9
BA0 VDD_9
BA1
BA2
A1
VDDQ_1
A8
CK VDDQ_2
C1
CK VDDQ_3
C9
CKE
VDDQ_4
D2
VDDQ_5
E9
CS VDDQ_6
F1
ODT VDDQ_7
H2 C532 1uF
RAS VDDQ_8
H9 C533 1uF
CAS VDDQ_9
WE
J1
NC_1
J9
RESET NC_2
L1
NC_3
L9
NC_4
DQSL
DQSL
A9
DQSU VSS_1
B3
DQSU VSS_2
E1
VSS_3
G8
DML VSS_4
J2
DMU VSS_5
J8
VSS_6
M1
DQL0 VSS_7
M9
DQL1 VSS_8
P1
DQL2 VSS_9
P9
DQL3 VSS_10
T1
DQL4 VSS_11
T9
DQL5 VSS_12
DQL6
DQL7
B1
VSSQ_1
B9
DQU0 VSSQ_2
D1
DQU1 VSSQ_3
D8
DQU2 VSSQ_4
E2
DQU3 VSSQ_5
E8
DQU4 VSSQ_6
F9
DQU5 VSSQ_7
G1
DQU6 VSSQ_8
G9
DQU7 VSSQ_9
IC502-*3
IC502-*2
H5TQ2G63FFR-RDC
K4B2G1646Q-BCMA
N3 M8
M8 N3 M8 A0 VREFCA
VREFCA A0 VREFCA P7
P7 P3 A1
P3 A1 A2
A2 N2 H1
H1 N2 H1 A3 VREFDQ
VREFDQ P8 A3 VREFDQ P8
A4 P2 A4
P2 A5
A5 R8 L8
L8 R8 L8 R2 A6 ZQ
ZQ R2 A6 ZQ A7
A7 T8
T8 A8
B2 R3 A8 B2 R3 B2
VDD_1 A9 VDD_1 L7 A9 VDD_1 D9
D9 L7 D9 A10/AP VDD_2
VDD_2 A10/AP VDD_2 R7 G7
G7 R7 G7 N7 A11 VDD_3 K2
VDD_3 K2 N7 A11 VDD_3 K2 A12/BC VDD_4
VDD_4 A12/BC VDD_4 T3 K8
K8 T3 K8 A13 VDD_5
VDD_5 N1 A13 VDD_5 N1 T7 N1
VDD_6 VDD_6 M7 A14 VDD_6 N9
N9 M7 N9 NC_5 VDD_7
VDD_7 NC_5 VDD_7 R1
R1 R1 M2 VDD_8 R9
VDD_8 R9 M2 VDD_8 R9 BA0 VDD_9
VDD_9 BA0 VDD_9 N8
N8 BA1
M3 BA1 M3
BA2 BA2 A1
A1 A1 VDDQ_1
VDDQ_1 VDDQ_1 J7 A8
A8 J7 A8 K7 CK VDDQ_2 C1
VDDQ_2 C1 K7 CK VDDQ_2 C1 CK VDDQ_3
VDDQ_3 CK VDDQ_3 K9 C9
C9 K9 C9 CKE VDDQ_4
VDDQ_4 D2 CKE VDDQ_4 D2 D2
VDDQ_5 VDDQ_5 L2 VDDQ_5 E9
E9 L2 E9 CS VDDQ_6
VDDQ_6 CS VDDQ_6 K1 F1
F1 K1 ODT F1 J3 ODT VDDQ_7 H2
VDDQ_7 H2 J3 VDDQ_7 H2 RAS VDDQ_8
VDDQ_8 RAS VDDQ_8 K3 H9
H9 K3 H9 CAS VDDQ_9
VDDQ_9 L3 CAS VDDQ_9 L3 WE
WE J1
J1 J1 NC_1
NC_1 NC_1 T2 J9
J9 T2 RESET J9 RESET NC_2 L1
NC_2 L1 NC_2 L1 NC_3
NC_3 NC_3 L9
L9 L9 NC_4
NC_4 T7 F3 NC_4 T7 F3 DQSL
NC_6 DQSL NC_6 G3
G3 DQSL
DQSL
C7 A9
A9 C7 A9 DQSU VSS_1
VSS_1 DQSU VSS_1 B7 B3
B3 B7 B3 DQSU VSS_2
VSS_2 E1 DQSU VSS_2 E1 E1
VSS_3 VSS_3 E7 VSS_3 G8
G8 E7 G8 DML VSS_4
VSS_4 DML VSS_4 D3 J2
J2 D3 DMU J2 DMU VSS_5 J8
VSS_5 J8 VSS_5 J8 VSS_6
VSS_6 VSS_6 E3 M1
M1 E3 M1 DQL0 VSS_7
VSS_7 M9 F7 DQL0 VSS_7 M9 F7 DQL1 M9
VSS_8 DQL1 VSS_8 F2 VSS_8 P1
P1 F2 P1 DQL2 VSS_9
VSS_9 DQL2 VSS_9 F8 P9
P9 F8 DQL3 P9 H3 DQL3 VSS_10 T1
VSS_10 T1 H3 VSS_10 T1 DQL4 VSS_11
VSS_11 DQL4 VSS_11 H8 T9
T9 H8 T9 DQL5 VSS_12
VSS_12 G2 DQL5 VSS_12 G2 DQL6
DQL6 H7
H7 DQL7
DQL7 B1
B1 B1 D7 VSSQ_1 B9
VSSQ_1 B9 D7 VSSQ_1 B9 DQU0 VSSQ_2
VSSQ_2 DQU0 VSSQ_2 C3 D1
D1 C3 D1 DQU1 VSSQ_3
VSSQ_3 D8 C8 DQU1 VSSQ_3 D8 C8 DQU2 D8
VSSQ_4 DQU2 VSSQ_4 C2 VSSQ_4 E2
E2 C2 E2 DQU3 VSSQ_5
VSSQ_5 DQU3 VSSQ_5 A7 E8
E8 A7 DQU4 E8 A2 DQU4 VSSQ_6 F9
VSSQ_6 F9 A2 VSSQ_6 F9 DQU5 VSSQ_7
VSSQ_7 DQU5 VSSQ_7 B8 G1
G1 B8 G1 DQU6 VSSQ_8
VSSQ_8 G9 A3 DQU6 VSSQ_8 G9 A3 DQU7 G9
VSSQ_9 DQU7 VSSQ_9 VSSQ_9
A5LR_Bring_Up 2014.11.01
DDR 5
LGE Internal Use Only