Table of Contents
Advertisement
5T03655D
1
2
A
B
C
D
E
F
DESIGNED BY
OSANAI
2011.07.11
18:54
3
128 M_DDRB_DQU7
128 M_DDRB_DQU6
128 M_DDRB_DQU5
128 M_DDRB_DQU4
128 M_DDRB_DQU3
128 M_DDRB_DQU2
128 M_DDRB_DQU1
128 M_DDRB_DQU0
128 M_DDRB_DQL7
128 M_DDRB_DQL6
128 M_DDRB_DQL5
128 M_DDRB_DQL4
128 M_DDRB_DQL3
128 M_DDRB_DQL2
128 M_DDRB_DQL1
128 M_DDRB_DQL0
128 M_DDRB_DQSU
128 M_DDRB_DQSL
128 M_DDRB_DQSBU
128 M_DDRB_DQSBL
128 M_DDRB_ODT
128 M_DDRB_RST
TITLE
MAIN UNIT
4
5
V46A00065300
[V-U388USV]
11/18
IC100
[DDR-3 INTERFACE 2/3]
W25
B_DDR3_DQU[7]
B_DDR3_A[14]
T26
B_DDR3_DQU[6]
B_DDR3_A[13]
Y26
B_DDR3_DQU[5]
B_DDR3_A[12]
U25
B_DDR3_DQU[4]
B_DDR3_A[11]
W24
B_DDR3_DQU[3]
B_DDR3_A[10]
T25
B_DDR3_DQU[2]
B_DDR3_A[9]
W26
B_DDR3_DQU[1]
B_DDR3_A[8]
T24
B_DDR3_DQU[0]
B_DDR3_A[7]
B_DDR3_A[6]
P26
B_DDR3_DQL[7]
B_DDR3_A[5]
AA25
B_DDR3_DQL[6]
B_DDR3_A[4]
P25
B_DDR3_DQL[5]
B_DDR3_A[3]
AA24
B_DDR3_DQL[4]
B_DDR3_A[2]
R26
B_DDR3_DQL[3]
B_DDR3_A[1]
AA26
B_DDR3_DQL[2]
B_DDR3_A[0]
R25
B_DDR3_DQL[1]
Y24
B_DDR3_DQL[0]
B_DDR3_DQMU
B_DDR3_DQML
V26
B_DDR3_DQSU
B_MCLKZ
V24
B_DDR3_DQSL
B_MCLK
U24
B_DDR3_DQSBU
B_MCLKE
V25
B_DDR3_DQSBL
B_DDR3_BA[2]
P22
B_ODT
B_DDR3_BA[1]
B_DDR3_BA[0]
T22
B_RESET
B_WEZ
B_RASZ
B_CASZ
MSD388USV-V6
FUNCTION
MStar (DDR B)
6
7
M_DDRB_ADR14
M22
M_DDRB_ADR13
U22
N24
M_DDRB_ADR12
M23
M_DDRB_ADR11
N22
M_DDRB_ADR10
T21
M_DDRB_ADR9
N23
M_DDRB_ADR8
U23
M_DDRB_ADR7
M20
M_DDRB_ADR6
R21
M_DDRB_ADR5
N21
M_DDRB_ADR4
R22
M_DDRB_ADR3
V22
M_DDRB_ADR2
M21
M_DDRB_ADR1
U21
M_DDRB_ADR0
Y25
M_DDRB_DQMU
R24
M_DDRB_DQML
N26
M_DDRB_CLKZ
N25
M_DDRB_CLK
N20
M_DDRB_CLKE
M_DDRB_BA2
V21
M_DDRB_BA1
P23
M_DDRB_BA0
T23
M_DDRB_WEZ
R23
M_DDRB_RASZ
P21
M_DDRB_CASZ
P20
SH.NO.
PAGE NO.
REV.MARK
111
12
MP
TOSHIBA CORPORATION
8
A
128
128
128
128
B
128
128
128
128
128
128
128
128
C
128
128
128
128
128
128
D
128
128
128
128
128
128
E
128
128
F
DRAWING.NO.
PE1000ZA
Advertisement
Table of Contents
