MIPS Creator CI20 Schematic Diagrams

5
Equilong BUS
Z0= 50 ohm
CPU-A
U1A
D0 B3
D
DQ0 A0
D1 A3
DQ1 A1
D2 B4
DQ2 A2
D3 A4
DQ3 A3
B5
D4
DQ4 A4
D5 C6
DQ5 A5
D6 B6
DQ6 A6
D7 C7
DQ7 A7
A2
DM0
DM0 A8
DQS0 A5
DQS0 A9
DQS0_N
C5
DQS0_N A10
A11
D8 A7
DQ8 A12
D9 C8
DQ9 A13
D10 B8
DQ10 A14
D11 A8
DQ11 A15
D12 A10
DQ12
D13 B10
DQ13 BA0
D14 C10
DQ14 BA1
D15 C11
DQ15 BA2
DM1 B7
DM1
DQS1 C9
DQS1
DQS1_N
B9
DQS1_N
DDR
ODT0
D16 B12
DQ16
C12
D17
DQ17
D18 C13
DQ18 WE_N
B13
D19
DQ19 RAS_N
D20 C14
DQ20 CAS_N
D21 A15
C
DQ21
D22 B15
DQ22 CS0_N
C15
D23
DQ23 CS1_N
DM2 A12
DM2
DQS2 B14
DQS2_N DQS2
A14
DQS2_N CKE
D24 C16
DQ24 CK
D25 A17
DQ25 CK_N
D26 B17
DQ26
D27 C17
DQ27 ZQ
A19
D28
DQ28
D29 B19
DQ29
A20
D30
DQ30 RST_N
D31 B20
DQ31
B16
DM3
DM3 VREF0
DQS3 B18
DQS3 VREF1
DQS3_N
A18
DQS3_N VREF2
JZ4780_V0.7
Differential pairs
Z0= 100 ohm
B
R25 10 DCK DCK
DCKO
DCKO_N
C74 R38
120
NC(5pF)
DCK_N DCK_N
R29 10
请 尽 量 靠 近 C P U布 局
VDDMEM VDDMEM
R308 R315
C427 C428
0.1uF 2K/1% 0.1uF 2K/1%
DDR3_VREF DDRA_VREF DDRB_VREF
A
C433 R309 C463 R312
0.1uF 0.1uF
2K/1% 2K/1%
The trace DDR_VREF is 20 mils wide at least.
5
4
U4
B3 K3
D0
DQ0 A0
D6 C7 L7
DQ1 A1
C2 L3
D1
DQ2 A2
D7 C8 K2
DQ3 A3
E3 L8
D3
DQ4 A4
D4 E8 L2
DQ5 A5
D2 M8
D2
DQ6 A6
D5 E7 M2
DQ7 A7
N8
A8
DCKE G9 M3
CKE A9
DDCS0_N
H2 H7
CS# A10/AP
D7 A0 ODT0 G1 M7
ODT A11
D15 A1 K7
DRAS_N A12/BC#
C18 A2 F3 N3
RAS# A13
DCAS_N
D16 A3 G3 N7
DWE_N CAS# A14
E8 H3 J7
A4
WE# A15
D8 A5 J2
VDDMEM
BA0
E9 A6 A2 K8
VDD BA1
D9 A7 A9 J3
VDD BA2
D10 D7
A8
VDD
E10 A9 G2 F7
VDD CK
D17 G8 G7
A10
VDD CK#
D14 A11 K1
VDD
D13 A12 K9 B7
VDD DM/TDQS
D12 A13 M1 A7
VDD NC/TDQS#
D11 A14 M9
VDD
E11 A15 C3
DQS
B9 D3
VDDQ DQS#
E7 BA0 C1
VDDQ
D6 BA1 E2 B2
VDDQ VSSQ
E14 BA2 E9 B8
VDDQ VSSQ
C9
DDRA_VREF VSSQ
E1 D1
VREFDQ VSSQ
J8 D9
VREFCA VSSQ
E16
ODT0
DDR3_RST
N2 A1
RESET# VSS
A8
VSS
DWE_N
E15 H8 B1
DRAS_N ZQ VSS
D18 D8
VSS
DCAS_N
E6 A3 F2
NC VSS
F1 F8
R17
NC VSS
DDCS0_N
C4 240 1% F9 J1
NC VSS
E5 H1 J9
NC VSS
H9 L1
NC VSS
L9
VSS
D5 DCKE N1
VSS
N9
VSS
B11 DCKO
DCKO_N
A11
H5TQ2G83DFR-H9C
D4 R16 240 1%
DDR3_RST DDRA_VREF
E17
DDR3_VREF
F6
C48 C49
E13
F16
0.1uF 0.1uF
VDDMEM
C154 C56 C57 C58 C59 C60
22uF 10uF 0.1uF 10nF 10nF 0.1uF
MEM Power Decoupling Capacitors
Place near The Power Pins as Close as Possible
DQS0 R21 33 DDQS0
DQS0_N DDQS0_N
R22 33
VDDMEM
DQS1_N DDQS1_N
R24 33
DQS1 R26 33 DDQS1
R516
DQS2_N DDQS2_N
C432 R27 33
DQS2 R28 33 DDQS2
0.1uF 2K/1%
DQS3_N DDQS3_N
R30 33
DQS3 R31 33 DDQS3
C474 R515
0.1uF
2K/1% 请 尽 量 靠 近 CPU布局
4
3
U5
B3 K3
A0 D14 A0
DQ0 A0
A1 D9 C7 L7 A1
DQ1 A1
C2 L3
A2 D13 A2
DQ2 A2
A3 D8 C8 K2 A3
DQ3 A3
E3 L8
A4 D15 A4
DQ4 A4
A5 D11 E8 L2 A5
DQ5 A5
D2 M8
A6 D12 A6
DQ6 A6
A7 D10 E7 M2 A7
DQ7 A7
A8 N8 A8
A8
A9 DCKE G9 M3 A9
CKE A9
DDCS0_N
A10 H2 H7 A10
CS# A10/AP
A11 ODT0 G1 M7 A11
ODT A11
A12 K7 A12
DRAS_N A12/BC#
A13 F3 N3 A13
RAS# A13
DCAS_N
A14 G3 N7 A14
DWE_N CAS# A14
H3 J7
A15 A15
WE# A15
BA0 J2 BA0
VDDMEM
BA0
BA1 A2 K8 BA1
VDD BA1
BA2 A9 J3 BA2
VDD BA2
D7
VDD
DCK G2 F7 DCK
VDD CK
DCK_N DCK_N
G8 G7
VDD CK#
K1
VDD
DM0 K9 B7 DM1
VDD DM/TDQS
M1 A7
VDD NC/TDQS#
M9
VDD
DDQS0 C3 DDQS1
DQS
DDQS0_N DDQS1_N
B9 D3
VDDQ DQS#
C1
VDDQ
E2 B2
VDDQ VSSQ
E9 B8
VDDQ VSSQ
C9
DDRA_VREF VSSQ
E1 D1
VREFDQ VSSQ
J8 D9
VREFCA VSSQ
DDR3_RST
N2 A1
RESET# VSS
A8
VSS
H8 B1
ZQ VSS
D8
VSS
A3 F2
NC VSS
F1 F8
R18
NC VSS
240 1% F9 J1
NC VSS
H1 J9
NC VSS
H9 L1
NC VSS
L9
VSS
N1
VSS
N9
VSS
H5TQ2G83DFR-H9C
DDRA_VREF
C50 C51
0.1uF
0.1uF
C61 C62 C63 C64 C65 C66 C67 C68 C69 C70 C71
10nF 10nF 0.1uF 10nF 10nF 0.1uF 10nF 10nF 0.1uF 10nF 0.1uF
L a y o u t 时 请 尽 量 靠 近D D R 布 局 ,并 保 证 D D R 每 个电 源 管 脚 放 置 一 个 去 耦 电 容 .
3
2
U6
B3 K3
D16 A0
DQ0 A0
D22 C7 L7 A1
DQ1 A1
C2 L3
D17 A2
DQ2 A2
D23 C8 K2 A3
DQ3 A3
E3 L8
D18 A4
DQ4 A4
D21 E8 L2 A5
DQ5 A5
D2 M8
D19 A6
DQ6 A6
D20 E7 M2 A7
DQ7 A7
N8 A8
A8
DCKE G9 M3 A9 DCKE
CKE A9
DDCS0_N DDCS0_N
H2 H7 A10
CS# A10/AP
ODT0 G1 M7 A11 ODT0
ODT A11
K7 A12
DRAS_N A12/BC# DRAS_N
F3 N3 A13
RAS# A13
DCAS_N DCAS_N
G3 N7 A14
DWE_N CAS# A14 DWE_N
H3 J7
A15
WE# A15
J2 BA0
VDDMEM VDDMEM
BA0
A2 K8 BA1
VDD BA1
A9 J3 BA2
VDD BA2
D7
VDD
G2 F7 DCK
VDD CK
DCK_N
G8 G7
VDD CK#
K1
VDD
K9 B7 DM2
VDD DM/TDQS
M1 A7
VDD NC/TDQS#
M9
VDD
C3 DDQS2
DQS
DDQS2_N
B9 D3
VDDQ DQS#
C1
VDDQ
E2 B2
VDDQ VSSQ
E9 B8
VDDQ VSSQ
C9
DDRB_VREF VSSQ DDRB_VREF
E1 D1
VREFDQ VSSQ
J8 D9
VREFCA VSSQ
DDR3_RST DDR3_RST
N2 A1
RESET# VSS
A8
VSS
H8 B1
ZQ VSS
D8
VSS
A3 F2
NC VSS
F1 F8
R19 R20
NC VSS
240 1% F9 J1 240 1%
NC VSS
H1 J9
NC VSS
H9 L1
NC VSS
L9
VSS
N1
VSS
N9
VSS
H5TQ2G83DFR-H9C
DDR3
DDRB_VREF
C52 C53
0.1uF
0.1uF
VDDMEM
C72 C155 C75 C76 C77 C78 C79 C80 C81 C82 C83
10uF 22uF 10uF 0.1uF 10nF 10nF 10nF 0.1uF 10nF 10nF 0.1uF
DDR Power Decoupling Capacitors
INGENIC SEMICONDUCTOR CO.,LTD
Title Title Title
CI20_JZ4780 CI20_JZ4780 CI20_JZ4780
Size Size Size Document Number Document Number Document Number
A3 A3 A3
MEMORY_DDR3x4 MEMORY_DDR3x4 MEMORY_DDR3x4
Date: Date: Date: Thursday, June 19, 2014 Thursday, June 19, 2014 Thursday, June 19, 2014
2
1
U7
B3 K3
D29 A0
DQ0 A0
D26 C7 L7 A1
DQ1 A1
C2 L3
D28 A2
DQ2 A2
D24 C8 K2 A3
DQ3 A3
E3 L8
D31 A4
DQ4 A4
D25 E8 L2 A5
DQ5 A5
D2 M8
D30 A6
DQ6 A6
D27 E7 M2 A7
DQ7 A7
N8 A8
A8
G9 M3 A9
CKE A9
H2 H7 A10
CS# A10/AP
G1 M7 A11
D
ODT A11
K7 A12
A12/BC#
F3 N3 A13
RAS# A13
G3 N7 A14
CAS# A14
H3 J7
A15
WE# A15
J2 BA0
BA0
A2 K8 BA1
VDD BA1
A9 J3 BA2
VDD BA2
D7
VDD
G2 F7 DCK
VDD CK
DCK_N
G8 G7
VDD CK#
K1
VDD
K9 B7 DM3
VDD DM/TDQS
M1 A7
VDD NC/TDQS#
M9
VDD
C3 DDQS3
DQS
DDQS3_N
B9 D3
VDDQ DQS#
C1
VDDQ
E2 B2
VDDQ VSSQ
E9 B8
VDDQ VSSQ
C9
VSSQ
E1 D1
VREFDQ VSSQ
J8 D9
VREFCA VSSQ
N2 A1
RESET# VSS
A8
VSS
H8 B1
ZQ VSS
D8
VSS
A3 F2
NC VSS
F1 F8
C
NC VSS
F9 J1
NC VSS
H1 J9
NC VSS
H9 L1
NC VSS
L9
VSS
N1
VSS
N9
VSS
H5TQ2G83DFR-H9C
DDRB_VREF
C54 C55
0.1uF
0.1uF
B
C84 C85 C86 C87 C88 C89 C90 C91
10nF 10nF 0.1uF 10nF 10nF 0.1uF 10nF 10uF
A
R e v R e v R e v
V1.0 V1.0 V1.0
Sheet Sheet Sheet 1 1 1 o f o f o f 10 10 10
1