Ddr2-800 Circuit Diagram - NAD M56 Service Manual

3. DDR2-800 CIRCUIT DIAGRAM

DDR2_0_ADDR[0-13]
2:B3;B5
DDR2_0_ADDR[13]
DDR2_0_ADDR[12]
DDR2_0_ADDR[11]
DDR2_0_ADDR[10]
DDR2_0_ADDR[9]
DDR2_0_ADDR[8]
DDR2_0_ADDR[7]
DDR2_0_ADDR[6]
DDR2_0_ADDR[5]
DDR2_0_ADDR[4]
DDR2_0_ADDR[3]
DDR2_0_ADDR[2]
DDR2_0_ADDR[1]
DDR2_0_ADDR[0]
2:C3;C6 DDR2_0_BA2
2:C3;C6 DDR2_0_BA1
2:C3;C6 DDR2_0_BA0
2:C5;B4 DDR2_0_CLK01_P
2:C5;B4 DDR2_0_CLK01_N
2:C5;C6 DDR2_0_CKE
2:C5 DDR2_0_nCS0
2:C5;C6 DDR2_0_nRAS
2:C5;C6 DDR2_0_nCAS
2:C5;C6 DDR2_0_nWE
2:C4 DDR2_0_DQM1
2:C4 DDR2_0_DQM0
DDR2_0_CLK01_N
R303
120
DDR2_0_CLK01_P
DGND
*Place end of trace near SDRAM balls
DDR2_0_ADDR[0-13]
DDR2_0_ADDR[13]
DDR2_0_ADDR[12]
DDR2_0_ADDR[11]
DDR2_0_ADDR[10]
DDR2_0_ADDR[9]
DDR2_0_ADDR[8]
DDR2_0_ADDR[7]
DDR2_0_ADDR[6]
DDR2_0_ADDR[5]
DDR2_0_ADDR[4]
DDR2_0_ADDR[3]
DDR2_0_ADDR[2]
DDR2_0_ADDR[1]
DDR2_0_ADDR[0]
2:C3;C3 DDR2_0_BA2
2:C3;C3 DDR2_0_BA1
2:C3;C3 DDR2_0_BA0
2:C5;B7 DDR2_0_CLK23_P
2:C5;B7 DDR2_0_CLK23_N
2:C5;C3 DDR2_0_CKE
2:C5 DDR2_0_nCS1
2:C5;C3 DDR2_0_nRAS
2:C5;C3 DDR2_0_nCAS
2:C5;C3 DDR2_0_nWE
2:C4 DDR2_0_DQM3
2:C4 DDR2_0_DQM2
DDR2_0_CLK23_P
R308
120
DDR2_0_CLK23_N
DGND
*Place end of trace near SDRAM balls
VCC_1V8
DGND
IC304 Place as close as possible
in VDDL pin
HYB18TC1G160C2F-2.5S
VCC_1V8
A1
VDD
E1
VDD
R7 J9
NC(A15) VDD
R3 M9
NC(A14) VDD
R8 R1
VDD
A13
R2
A9
A12 VDDQ
P7
A11 C1
VDDQ Place C334,C320,C301 and C313 on each VREF ball as close as possible
M2
C3
A10/AP VDDQ
P3 C7
A9 VDDQ
P8 C9
A8 VDDQ
DDR2_0_VREF
P2 E9
A7 VDDQ
N7 G1
A6 VDDQ
N3 G3
A5 VDDQ
N8 G7
A4
VDDQ
N2
G9
A3 VDDQ
M7 J1
A2 VDDL DGND
M3
A1 0.1uF C334
M8 J2
A0 VREF
K9
ODT
DDR2_0_ODT 2:C5;E6
L1
BA2/NC
L3 B9 DDR2_0_DATA[8]
BA1 DQ15
L2 B1 DDR2_0_DATA[14]
BA0 DQ14
DDR2_0_DATA[11]
D9
DQ13
J8 DDR2_0_DATA[12]
D1
CK DQ12
K8 D3 DDR2_0_DATA[10]
nCK DQ11
D7 DDR2_0_DATA[15]
DQ10
K2 C2 DDR2_0_DATA[9]
CKE DQ9
L8 C8 DDR2_0_DATA[13]
nCS DQ8
K7 F9 DDR2_0_DATA[3]
nRAS DQ7
L7 F1 DDR2_0_DATA[4]
nCAS DQ6
K3 H9 DDR2_0_DATA[2]
DQ5
nWE
DDR2_0_DATA[6]
H1
DQ4
B3 DDR2_0_DATA[0]
H3
UDM DQ3
DDR2_0_DATA[1]
F3 H7
LDM DQ2
DDR2_0_DATA[7]
G2
DQ1
A3 G8 DDR2_0_DATA[5]
VSS DQ0
E3
VSS
J3 B7
VSS UDQS
DDR2_0_DQS1_P 2:C5
N1 A8
nUDQS
VSS DDR2_0_DQS1_N 2:C5
P9 F7
LQDS
VSS DDR2_0_DQS0_P 2:C5
A7
E8
VSSQ nLQDS DDR2_0_DQS0_N 2:C5
B2
VSSQ
B8
VSSQ
D2
VSSQ
D8
VSSQ
F2
VSSQ
F8 A2
VSSQ NC
H2 E2
NC
VSSQ
H8
VSSQ
E7
VSSQ
J7
VSSDL
VCC_1V8
IC301
DGND
HYB18TC1G160C2F-2.5S
Place as close as possible
VCC_1V8
in VDDL pin
A1
VDD
E1
VDD
R7 J9
NC(A15) VDD
R3 M9
NC(A14) VDD
R8
R1
A13 VDD
R2
A9
A12 VDDQ
P7
C1
A11 VDDQ
M2
C3
A10/AP VDDQ
P3 C7
A9 VDDQ
P8 C9
A8 VDDQ DDR2_0_VREF
P2 E9
A7 VDDQ
N7 G1
A6 VDDQ
N3 G3
A5 VDDQ
N8
G7
A4 VDDQ
N2
G9
A3 VDDQ DGND
M7 J1 0.1uF C313
A2 VDDL
M3
A1
M8 J2
A0 VREF
K9
ODT
DDR2_0_ODT 2:C5;E3
L1
BA2/NC
L3 B9 DDR2_0_DATA[26]
BA1 DQ15
L2 B1 DDR2_0_DATA[30]
BA0 DQ14
DDR2_0_DATA[24]
D9
DQ13
J8
D1 DDR2_0_DATA[28]
CK DQ12
K8 D3 DDR2_0_DATA[31]
nCK DQ11
D7 DDR2_0_DATA[25]
DQ10
K2 C2 DDR2_0_DATA[27]
CKE DQ9
L8 C8 DDR2_0_DATA[29]
nCS DQ8
K7 F9 DDR2_0_DATA[18]
nRAS DQ7
L7 F1 DDR2_0_DATA[22]
DQ6
nCAS
K3 DDR2_0_DATA[16]
H9
nWE DQ5
DDR2_0_DATA[19]
H1
DQ4
DDR2_0_DATA[17]
B3 H3
UDM DQ3
F3 H7 DDR2_0_DATA[23]
LDM DQ2
G2 DDR2_0_DATA[20]
DQ1
A3 G8 DDR2_0_DATA[21]
VSS DQ0
E3
VSS
J3 B7
VSS UDQS
DDR2_0_DQS3_P 2:C5
N1 A8
nUDQS
VSS DDR2_0_DQS3_N 2:C5
P9
F7
VSS LQDS DDR2_0_DQS2_P 2:C5
A7
E8
VSSQ nLQDS DDR2_0_DQS2_N 2:C5
B2
VSSQ
B8
VSSQ
D2
VSSQ
D8
VSSQ
F2
VSSQ
F8 A2
NC
VSSQ
H2 E2
VSSQ NC
H8
VSSQ
E7
VSSQ
J7
VSSDL
2:B4
DDR2_0_DATA[0-31]
DDR2_1_ADDR[0-13]
DDR2_1_ADDR[13]
DDR2_1_ADDR[12]
DDR2_1_ADDR[11]
DDR2_1_ADDR[10]
DDR2_1_ADDR[9]
DDR2_1_ADDR[8]
DDR2_1_ADDR[7]
DDR2_1_ADDR[6]
DDR2_1_ADDR[5]
DDR2_1_ADDR[4]
DDR2_1_ADDR[3]
DDR2_1_ADDR[2]
DDR2_1_ADDR[1]
DDR2_1_ADDR[0]
2:C6;G6 DDR2_1_BA2
2:C6;G6 DDR2_1_BA1
2:C6;G6 DDR2_1_BA0
2:F5;G4 DDR2_1_CLK01_P
2:F5;G4 DDR2_1_CLK01_N
2:F5;G6
DDR2_1_CKE
2:F5
DDR2_1_nCS0
2:F5;G6 DDR2_1_nRAS
2:F5;G6 DDR2_1_nCAS
2:F5;G6 DDR2_1_nWE
2:F6 DDR2_1_DQM1
2:F6 DDR2_1_DQM0
DDR2_1_CLK01_N
R301
120
DDR2_1_CLK01_P
DGND
*Place end of trace near SDRAM balls
DDR2_1_ADDR[0-13]
DDR2_1_ADDR[13]
DDR2_1_ADDR[12]
DDR2_1_ADDR[11]
DDR2_1_ADDR[10]
DDR2_1_ADDR[9]
DDR2_1_ADDR[8]
DDR2_1_ADDR[7]
DDR2_1_ADDR[6]
DDR2_1_ADDR[5]
DDR2_1_ADDR[4]
DDR2_1_ADDR[3]
DDR2_1_ADDR[2]
DDR2_1_ADDR[1]
DDR2_1_ADDR[0]
2:C6;G3 DDR2_1_BA2
2:C6;G3 DDR2_1_BA1
2:C6;G3 DDR2_1_BA0
2:F5;G7 DDR2_1_CLK23_P
2:F5;G7 DDR2_1_CLK23_N
2:F5;G3 DDR2_1_CKE
2:F5 DDR2_1_nCS1
2:F5;G3 DDR2_1_nRAS
2:F5;G3 DDR2_1_nCAS
2:F5;G3 DDR2_1_nWE
2:F6 DDR2_1_DQM3
2:F6 DDR2_1_DQM2
DDR2_1_CLK23_N
R302
120
DGND
DDR2_1_CLK23_P
*Place end of trace near SDRAM balls
3-55 3-56
VCC_1V8
DGND
IC302 Place as close as possible
in VDDL pin
HYB18TC1G160C2F-2.5
VCC_1V8
A1
VDD
E1
VDD
R7 J9
NC(A15) VDD
R3 M9
NC(A14) VDD
R8 R1
VDD
A13
R2
A9
A12 VDDQ
P7
A11 C1
VDDQ
M2
C3
A10/AP VDDQ
P3 C7
A9 VDDQ
P8 C9
A8 VDDQ
P2 E9
A7 VDDQ DDR2_1_VREF
N7 G1
A6 VDDQ
N3 G3
A5 VDDQ
N8 G7
A4
VDDQ
N2
G9
A3 VDDQ DGND
M7 J1
A2 VDDL 0.1uF C320
M3
A1
M8 J2
A0 VREF
K9
ODT 2:F5;J6
DDR2_1_ODT
L1
BA2/NC
L3 B9 DDR2_1_DATA[13]
BA1 DQ15
L2 B1 DDR2_1_DATA[11]
BA0 DQ14
DDR2_1_DATA[14]
D9
DQ13
J8 DDR2_1_DATA[12]
D1
CK DQ12
DDR2_1_DATA[9]
K8 D3
nCK DQ11
D7 DDR2_1_DATA[10]
DQ10
K2 C2 DDR2_1_DATA[8]
CKE DQ9
L8 C8 DDR2_1_DATA[15]
nCS DQ8
K7 F9 DDR2_1_DATA[5]
nRAS DQ7
L7 F1 DDR2_1_DATA[6]
nCAS DQ6
K3 H9 DDR2_1_DATA[0]
DQ5
nWE
DDR2_1_DATA[3]
H1
DQ4
B3 DDR2_1_DATA[1]
H3
UDM DQ3
F3 H7 DDR2_1_DATA[2]
LDM DQ2
G2 DDR2_1_DATA[7]
DQ1
A3 G8 DDR2_1_DATA[4]
VSS DQ0
E3
VSS
J3 B7
VSS UDQS
DDR2_1_DQS1_P 2:F6
N1 A8
nUDQS
VSS DDR2_1_DQS1_N 2:F6
P9 F7
VSS LQDS DDR2_1_DQS0_P 2:F6
A7
E8
VSSQ nLQDS DDR2_1_DQS0_N 2:F6
B2
VSSQ
B8
VSSQ
D2
VSSQ
D8
VSSQ
F2
VSSQ
F8 A2
VSSQ NC
H2 E2
NC
VSSQ
H8
VSSQ
E7
VSSQ
J7
VSSDL
VCC_1V8
IC303
HYB18TC1G160C2F-2.5 DGND
VCC_1V8
Place as close as possible
in VDDL pin
A1
VDD
E1
VDD
R7 J9
NC(A15) VDD
R3 M9
NC(A14) VDD
R8
R1
A13 VDD
R2
A9
A12 VDDQ
P7
C1
A11 VDDQ
M2 C3
A10/AP VDDQ
P3 C7
A9 VDDQ DDR2_1_VREF
P8 C9
A8 VDDQ
P2 E9
A7 VDDQ
N7 G1
A6 VDDQ
N3 G3
A5 VDDQ
N8
G7
A4 VDDQ
N2 G9 DGND
A3 VDDQ
0.1uF
M7 J1 C301
A2 VDDL
M3
A1
M8 J2
A0 VREF
K9
ODT
DDR2_1_ODT 2:F5;J3
L1
BA2/NC
L3 B9 DDR2_1_DATA[24]
BA1 DQ15
L2 DDR2_1_DATA[26]
B1
BA0 DQ14
DDR2_1_DATA[31]
D9
DQ13
J8
D1 DDR2_1_DATA[30]
CK DQ12
K8 D3 DDR2_1_DATA[28]
nCK DQ11
D7 DDR2_1_DATA[29]
DQ10
K2 C2 DDR2_1_DATA[25]
CKE DQ9
L8 C8 DDR2_1_DATA[27]
nCS DQ8
K7 F9 DDR2_1_DATA[18]
nRAS DQ7
L7 F1 DDR2_1_DATA[20]
DQ6
nCAS
K3 DDR2_1_DATA[21]
H9
nWE DQ5
DDR2_1_DATA[17]
H1
DQ4
B3 H3 DDR2_1_DATA[22]
UDM DQ3
F3 H7 DDR2_1_DATA[19]
LDM DQ2
DDR2_1_DATA[16]
G2
DQ1
A3 G8 DDR2_1_DATA[23]
VSS DQ0
E3
VSS
J3 B7
VSS UDQS
DDR2_1_DQS3_P 2:F5
N1 A8
nUDQS
VSS DDR2_1_DQS3_N 2:F5
P9
F7
VSS LQDS DDR2_1_DQS2_P 2:F6
A7
E8
VSSQ nLQDS DDR2_1_DQS2_N 2:F6
B2
VSSQ
B8
VSSQ
D2
VSSQ
D8
VSSQ
F2
VSSQ
F8 A2
NC
VSSQ
H2 E2
VSSQ NC
H8
VSSQ
E7
VSSQ
J7
VSSDL
2:G6
DDR2_1_DATA[0-31]
2009.2.16
3. DDR2-800