Chipset - Asus P5P800 SE Guide Utilisateur

4.4.3 4.4.3

Chipset

Chipset
Le menu chipset vous permet de modifi er les paramètres avancés du chipset.
Choisissez un élément et pressez <Entrée> pour affi cher le sous-menu.
Advanced Chipset Settings
WARNING: Setting wrong values in the sections below
may cause the system to malfunction.
Confi gure DRAM Timing by SPD
Memory Acceleration Mode
DRAM Idle Timer
DRAM Refresh Rate
Graphic Adapter Priority
Graphics Aperture Size
Spread Spectrum
MPS Revision
Advanced Chipset Settings Advanced Chipset Settings
Confi gure DRAM Timing by SPD [Enabled] Confi gure DRAM Timing by SPD [Enabled]
Lorsque cet élément est activé, les paramètres de timing de DRAM sont
réglés en fonction du SPD de la DRAM (Serial Presence Detect). Désactivé,
vous pouvez régler les paramètres de timings DRAM à la main via les sous-
élements. Les sous-éléments suivants apparaissent lorsque cet élément est
passé sur Disabled. Options de confi guration: [Disabled] [Enabled]
DRAM CAS# Latency [2.5 Clocks]
Contrôle la latence entre la commande de lecture SDRAM et le temps
auquel la donnée devient effectivement disponible.
Options de confi guration: [2.0 Clocks] [2.5 Clocks] [3.0 Clocks]
DRAM RAS# Precharge [4 Clocks]
Contrôle les périodes dʼinactivité après avoir envoyé une commande
precharge à la DDR SDRAM. Options de confi guration: [4 Clocks] [3
Clocks] [2 Clocks]
DRAM RAS# to CAS# Delay [4 Clocks]
Contrôle la latence entre la commande active de la DDR SDRAM et la
commande lecture/écriture. Options de confi guration: [4 Clocks] [3
Clocks] [2 Clocks]
DRAM RAS# Activate to Precharge Delay [8 Clocks]
Règle le timing RAS Activate sur Precharge timing.
Options de confi guration: [8 Clocks] [7 Clocks] [6 Clocks] [5 Clocks]
DRAM Burst Length [8 Clocks]
Règle la fonction Burst Length de DRAM
Options de confi guration: [4 Clocks] [8 Clocks]
4-22
[Enabled]
[Auto]
[Auto]
[Auto]
[AGP/PCI]
[ 64MB]
[Enabled]
[1.1]
Select Screen
Select Item
+- Change Option
F1 General Help
F10 Save and Exit
ESC Exit
Chapitre 4: Le BIOS