Circuit Diagram(Main 5/9) - Roland TD-12 Manual

Apr.2005

CIRCUIT DIAGRAM(MAIN 5/9)

fig.c-main5.eps
5WA[23:0]
5WA[23:0]
5WD[15:0]
5WD[15:0]
C371 0.1 +
D 3.3
XV&ESP IC63
SN74LV245A-PW
D
5WA1 6 9 11 8 9 3WA1 6
WAVE_ROM
A8 B8
5WA0 8 12 7 10 3WA 0
A7 B7
7 13 6 11
5WA1 5 3WA1 5
A6 B6
5WA1 6 14 5 12 3WA 1
A5 B5
5 15 4 13
5WA1 4 3WA1 4
A4 B4
5WA2 4 16 3 14 3WA 2
A3 B3
3 17 2 15
5WA1 3 3WA1 3
A2 B2
5WA3 2 18 1 16 3WA 3
+ A1 B1
D 3.3
19
OE RA71
1
DIR
47
D
C373 0.1 +
D 3.3
IC65
SN74LV245A-PW
D
9 11 8 9
5WA1 2 3WA1 2
A8 B8
5WA4 8 12 7 10 3WA 4
A7 B7
7 13 6 11
5WA1 1 3WA1 1
A6 B6
5WA5 6 14 5 12 3WA 5
A5 B5
5WA1 0 5 15 4 13 3WA1 0
A4 B4
5WA6 4 16 3 14 3WA 6
A3 B3
5WA9 3 17 2 15 3WA 9
A2 B2
5WA7 2 18 1 16 3WA 7
A1 B1
D 3.3 +
19
OE RA75
1
DIR
47
D
C377 0.1 D 3.3 +
IC68
SN74LV245A-PW
D
5WA8 9 11 8 9 3WA 8
A8 B8
8 12 7 10
5WA1 7 3WA1 7
A7 B7
5WA1 9 7 13 6 11 3WA1 9
A6 B6
6 14 5 12
5WA1 8 3WA1 8
A5 B5
5WA2 0 5 15 4 13 3WA2 0
A4 B4
4 16 3 14
5WA2 1 3WA2 1
A3 B3
5WA2 2 3 17 2 15 3WA2 2
A2 B2
2 18 1 16
5WA2 3 3WA2 3
A1 B1
+
D 3.3
19
OE
RA77
1
DIR
47
D
5XWWE
5XWOE
C381 0.1 +
D 3.3
XV&ESP IC70
SN74LV245A-PW
5XWCS[4:0] D
5XWCS[4:0]
5XW CS0 9 11 8 9 3XW CS0
A8 B8
5XW CS1 8 12 7 10 3XW CS1
A7 B7
5XW CS2 7 13 6 11 3XW CS2
A6 B6
6 14 5 12
5XW CS3 3XW CS3
A5 B5
5XW CS4 5 15 4 13 3XW CS4
A4 B4
4 16 3 14
5XW RAS 3XW RAS
5XWR AS A3 B3
5XW CAS 3 17 2 15 3XW CAS
5XWC AS A2 B2
2 18 1 16
5XWRFSH 3XWRFSH
5XWRFSH A1 B1
D 3.3 +
RA78
19
OE
1 47
DIR
MAIN_CPU
D
EXP_WP
EXP_RYBY
XFB_SEN S
XDB_SEN S
EXP_VP EN
X3VRST
5ED[11:0]
5ED[11:0]
5EA[9:0]
5EA[9:0]
C386 +
D 3.3
IC71
SN74LV245A-PW
D 0.1
5EA6 9 11 8 9
A8 B8
5EA5 8 12 7 10
A7 B7
5EA4 7 13 6 11
A6 B6
6 14 5 12
A5 B5
5EA0 5 15 4 13
A4 B4
5EA1 4 16 3 14
A3 B3
3 17 2 15
5EA2
A2 B2
5EA3 2 18 1 16
+ A1 B1
XV&ESP D 3.3
RA80
19
OE
1 100
DIR
D
C387 +
D 3.3
IC74
SN74LV245A-PW
0.1
D
5XEWE 9 11 8 9
5XEWE A8 B8
8 12 7 10
5XERAS
5XERAS
A7 B7
5XECAS 7 13 6 11
5XECAS A6 B6
6 14 5 12
5XEOE
5XEOE
A5 B5
5 15 4 13
A4 B4
5EA9 4 16 3 14
A3 B3
5EA8 3 17 2 15
A2 B2
2 18 1 16
5EA7
+ A1 B1
D 3.3
RA84
19
OE
1 100
DIR
D
NIU : Means Not In Use
3WA[23:0]
C368 0.1 + 5 + C369 0.1
D D 3.3 3WD[15:0]
D 3.3 +
D D
IC64
RA73
TC74LVX42 45FS
3WD13 2 1
5WD11 10 14 8 9 3WD11 3WD2 3
A8 B8
5WD4 9 15 7 10 3WD4 3WD5 4
A7 B7
8 16 6 11 5
5WD3 3WD3 3WD10
A6 B6
5WD12 7 17 5 12 3WD12 3WD12 6
A5 B5
6 18 4 13 7
5WD10 3WD10 3WD3
A4 B4
5WD5 5 19 3 14 3WD5 3WD4 8
A3 B3
4 20 2 15 9 10
5WD2 3WD2 3WD11
A2 B2
5WD13 3 21 1 16 3WD13
A1 B1 +
10k D 3.3
RA74
22
G RA72
2 2 1
5XWOE 3WD15
DIR
22 3WD0 3
4
3WD7
3WD8 5
6
3WD14
3WD1 7
8
3WD6
D 3WD9 9 10
C375 0.1 + 5 + C376 0.1
D D 3.3 10k
D D
IC66
TC74LVX42 45FS
5WD9 10 14 8 9 3WD9
A8 B8
5WD6 9 15 7 10 3WD6
A7 B7
5WD1 8 16 6 11 3WD1
A6 B6
5WD14 7 17 5 12 3WD14
A5 B5
5WD8 6 18 4 13 3WD8
A4 B4
5WD7 5 19 3 14 3WD7
A3 B3
5WD0 4 20 2 15 3WD0
A2 B2
5WD15 3 21 1 16 3WD15
A1 B1
22
G RA76
5XWOE 2
DIR
22
D
C390 0.1 D 3.3 +
9
8
10
IC69C D
TC74VHC08FT(EL)
12
11 IC69E
13 TC74VHC08FT(EL)
+
IC69D D 3.3
TC74VHC08FT(EL)
R270
D D
+
D 3.3 IC69A NIU
TC74VHC08FT(EL)
1
3
3XWWE 3XWFWE
5XWWE 2
R271 NIU R272 NIU
4
6 3XWOE
5XWOE 5
R273 22
IC69B
TC74VHC08FT(EL)
+
D 3.3
RA79
NIU
3EA[8:0]
+
D 3.3
C384 + 5 C385
D
D 0.1 0.1 D
RA81
3EA6 5ED0 10 14 16 1 3ED0
A8 B8
3EA5 5ED1 9 15 15 2 3ED1
A7 B7
3EA4 5ED2 8 16 14 3 3ED2
A6 B6
5ED3 7 17 13 4 3ED3
A5 B5
3EA0 5ED11 6 18 12 5 3ED11
A4 B4
3EA1 5ED10 5 19 11 6 3ED10
A3 B3
4 20 10 7
3EA2 5ED9 3ED9
A2 B2
3EA3 5ED8 3 21 9 8 3ED8
A1 B1
22 100
G
2
5XEOE
DIR
IC72
TC74LVX42 45FS
D
+
D 3.3
C388 + 5 C389
D
D 0.1 0.1 D
RA85
10 14 16 1
5ED7 3ED7
A8 B8
5ED6 9 15 15 2 3ED6
A7 B7
5ED5 8 16 14 3 3ED5
A6 B6
3EA8 5ED4 7 17 13 4 3ED4
A5 B5
6 18 12 5
3EA7 5ED12 3ED12
A4 B4
5ED13 5 19 11 6 3ED13
A3 B3
5ED14 4 20 10 7 3ED14
A2 B2
5ED15 3 21 9 8 3ED15
A1 B1
22 100
G
5XEOE 2
DIR
IC75
TC74LVX42 45FS
D
3XEWE
3XERAS
3XECAS
3XEOE
The Symbol of IC203 and IC205 is piled up The Symbol of IC204 and IC206 is piled up
IC205 IC206
3WA2 2 36 46 3WD15 3WA2 2 36
A22 D15/A-1 A22 D15/A-1
3WA2 1 12 44 3WD14 3WA2 1 12
A21 D14 A21
3WA2 0 13 42 3WD13 3WA2 0 13
A20 D13 A20
3WA1 9 11 40 3WD12 3WA1 9 11
A19 D12 A19
3WA1 8 14 35 3WD11 3WA1 8 14
A18 D11 A18
15 33 15
3WA1 7 3WD10 3WA1 7
A17 D10 A17
3WA1 6 2 31 3WD9 3WA1 6 2
A16 D9 A16
3 29 3
3WA1 5 3WD8 3WA1 5
A15 D8 A15
3WA1 4 4 45 3WD7 3WA1 4 4
A14 D7 A14
5 43 5
3WA1 3 3WD6 3WA1 3
A13 D6 A13
3WA1 2 6 41 3WD5 3WA1 2 6
A12 D5 A12
7 39 7
3WA1 1 3WD4 3WA1 1
A11 D4 A11
3WA1 0 8 34 3WD3 3WA1 0 8
A10 D3 A10
9 32 9
3WA9 3WD2 3WA 9
A9 D2 A9
3WA8 10 30 3WD1 3WA 8 10
A8 D1 A8
16 28 16
3WA7 3WD0 3WA 7
A7 D0 A7
3WA6 17 3WA 6 17
A6 + A6
18 D 3.3 18
3WA5 3WA 5
A5 A5
3WA4 19 37 3WA 4 19
A4 VCC A4
20 38 20
3WA3 3WA 3
A3 VCC A3
3WA2 21 3WA 2 21
A2 A2
22 22
3WA1 128Mbit 3WA 1 128Mbit
A1 A1
3WA0 23 3WA 0 23
A0 A0
25
+ VSS +
D 3.3 26 D 3.3
VSS
24 47 24
3XW CS0 3XW CS1
CE VSS CE
3XWOE 27 48 3XWOE 27
OE VSS OE
1 1
BYTE BYTE
D
MR27V12800J 0345349 0 MR27V12800J 034535 01
C618 C619
C616
D 3.3 + D 3.3 +
0.1 10/16
NIU D
3WA2 2 2 3WA2 2 2
A22 A22
3WA2 1 15 51 3WD15 3WA2 1 15
A21 DQ15/A-1 A21
3WA2 0 12 49 3WD14 3WA2 0 12
A20 DQ14 A20
3WA1 9 11 47 3WD13 3WA1 9 11
A19 DQ13 A19
18 45 18
3WA1 8 3WD12 3WA1 8
A18 DQ12 A18
3WA1 7 19 42 3WD11 3WA1 7 19
A17 DQ11 A17
54 40 54
3WA1 6 3WD10 3WA1 6
A16 DQ10 A16
3WA1 5 3 38 3WD9 3WA1 5 3
A15 DQ9 A15
4 36 4
3WA1 4 3WD8 3WA1 4
A14 DQ8 A14
3WA1 3 5 50 3WD7 3WA1 3 5
A13 DQ7 A13
6 48 6
3WA1 2 3WD6 3WA1 2
A12 DQ6 A12
3WA1 1 7 46 3WD5 3WA1 1 7
A11 DQ5 A11
8 44 8
3WA1 0 3WD4 3WA1 0
A10 DQ4 A10
3WA9 9 41 3WD3 3WA 9 9
A9 DQ3 A9
10 39 10
3WA8 3WD2 3WA 8
A8 DQ2 A8
3WA7 20 37 3WD1 3WA 7 20
A7 DQ1 A7
21 35 21
3WA6 3WD0 3WA 6
A6 DQ0 A6
3WA5 22 3WA 5 22
A5 A5
23 23
3WA4 3WA 4
A4 A4
3WA3 24 128Mbit 3WA 3 24 128Mbit
A3 A3
25 25
3WA2 3WA 2
A2 A2
3WA1 26 3WA 1 26
A1 A1
31 31
3WA0 3WA 0
A0 A0
+ +
D 3.3 D 3.3
3XW CS0 32 3XW CS1 32
CE CE
13 13
3XW FWE 3XWFWE
WE WE
3XWOE 34 30 3XWOE 34
OE NC OE
X3VRST 16 55 X3VRST 16
WP/ACC NC WP/ACC
53 56 53
BYTE NC BYTE
17 28 17
EXP_RYBY EXP_RYBY
RY/BY NC RY/BY
27
NC
14 1 14
RESET NC RESET
IC203
C614 C615
1000p NIU 1000p
D (Double Pad)
D D
X3VRST
3ED[15:0]
+
D 3.3
RA82
3ED0 9 10
3ED1 8
3ED2 7
3ED3 6
5
3ED4
3ED5 4
3
IC300 3ED7
3EA8 28 43 3ED15 3ED6 2 1
A8 I/O15
27 42
3EA7 3ED14
A7 I/O14
3EA6 26 41 3ED13 10k
A6 I/O13 +
25 40 D 3.3
3EA5 3ED12
A5 I/O12
RA83
3EA4 24 38 3ED11
A4 I/O11
21 37 9 10
3EA3 3ED10 3ED8
A3 I/O10
D + 5
3EA2 20 36 3ED9 3ED9 8
A2 I/O9
19 35 7
3EA1 3ED8 3ED10
A1 I/O8
3EA0 18 10 3ED7 3ED11 6 5ED0 8 9 5ED7
A0 I/O7
9 5 7 10
3ED6 3ED12 5ED1 5ED6
I/O6
8 3ED5 3ED13 4 5ED2 6 11 5ED5
I/O5
16 7 3 5 12
3XERAS 3ED4 3ED14 5ED3 5ED4
RAS I/O4
3XECAS 30 5 3ED3 3ED15 2 1 5ED11 4 13 5ED12
CASH I/O3
31 4 3 14
3ED2 5ED10 5ED13
CASL I/O2
3XEWE 15 3 3 ED1 10k 5ED9 2 15 5ED14
WE I/O1
29 2 1 16
3XEOE 3ED0 5ED8 5ED15
OE I/O0
+ RA67 10k
13 D 3.3
NC
14 1
NC VCC
17 6 D
NC VCC
32 22
NC VCC
23
VSS
39
VSS
44
VSS
M11L416256SA-35 TG(020) D
5Ncju
C391 C393
0.1 0.1
C392 C394
0.1 10/16
46 3WD15
44 3WD14
D14
42 3WD13
D13
40 3WD12
D12
35 3WD11
D11
33
3WD10
D10
31 3WD9
D9
29
3WD8
D8
45 3WD7
D7
43
3WD6
D6
41 3WD5
D5 RA107 NIU
39
3WD4
D4
34 3WD3 3XWRFSH 1 16
D3
32 2 15
3WD2 3XW CAS
D2
30 3WD1 3XW RAS 3 14
D1
28 4 13
3WD0
D0
5 12
+
D 3.3 6 11
3XW CS4
37 3XW CS3 7 10
VCC
38 8 9
3XW CS2
VCC
RA108 NIU
3WA2 3 1 16
25 2 15
3WA2 2
VSS
26 3WA2 1 3 14
VSS
47 4 13
3WA2 0
VSS
48 3WA1 9 5 12
VSS
6 11
3WA1 8
D 3WA1 7 7 10
C620 3WA 8 8 9
0.1
C617 NIU RA109 NIU
3WA 7 1 16
3WA 9 2 15
3WA 6 3 14
D 3WA1 0 4 13
3WA 5 5 12
3WA1 1 6 11
51 3WD15 3WA 4 7 10
DQ15/A-1
49 3WD14 3WA1 2 8 9
DQ14
47 3WD13
DQ13 RA110 NIU
45 1 16
3WD12 3WA 3
DQ12
42 3WD11 3WA1 3 2 15
DQ11
40 3 14
3WD10 3WA 2
DQ10
38 3WD9 3WA1 4 4 13
DQ9
36 5 12
3WD8 3WA 1
DQ8
50 3WD7 3WA1 5 6 11
DQ7
48 7 10
3WD6 3WA 0
DQ6
46 3WD5 3WA1 6 8 9
DQ5
44
3WD4
DQ4
41 3WD3
DQ3 R436 NIU
39
3WD2 3XWWE
DQ2
37 3WD1 3XWOE
DQ1
35
3WD0
DQ0
RA111 R437 NIU
NIU 1 16
3WD15 3WD15 E3WD15
3WD0 3WD7 2 15 E3WD7
3 14
3WD7 3WD0 E3WD0
3WD8 3WD14 4 13 E3WD14
5 12
3WD14 3WD8 E3WD8
3WD1 3WD6 6 11 E3WD6
7 10
3WD6 3WD1 E3WD1
3WD9 3WD9 8 9 E3WD9
RA112
30 3WD13 3WD13 1 16 E3WD13
NC
55 3WD2 3WD2 2 15 E3WD2
NC
56 3WD5 3WD5 3 14 E3WD5
NC
28 4 13
3WD10 3WD10 E3WD10
NC
27 3WD12 3WD12 5 12 E3WD12
NC
1 3WD4 3WD3 6 11 E3WD3
NC
3WD3 3WD4 7 10 E3WD4
3WD11 3WD11 8 9 E3WD11
IC204
NIU
NIU EXP_RYBY 1 16
EXP_WP 2 15
D (Double Pad) XFB_SEN S 3 14
XDB_SEN S 4 13
EXP_V PEN 5 12
6 11
X3VRST 7 10
8 9
12XEXPRST
RA113 NIU
D 3.3
+ VPEN POWER
1 Q24
NIU
1
Q25 R274
NIU NIU
D
D3
NIU
DA26
3 NIU
D
D + 5
1 16
2 15
EA3 : 0 (Wait Totem pole Output)
RA65 10k
3 14 EA2 : 0 (Interrupt Totem pole Output)
4 13 1 8
5EA3 EA1 : 0 (Sync Slave)
5 12 5EA2 2 7 EA0 : 0 (Bus Slave)
6 11 3 6
5EA1
7 10 5EA0 4 5 ED[7:6] : 00 (SYSCKO 384fs)
8 9
ED5 : 0 (PLL Mode)
D ED3 : 0 (LSword First)
RA68 10k
ED[2:0] : 000 (Intel type)
D
TD-12
+
D 3.3
C370 NIU
C372 NIU
D
CN16
1
1
2
2
3
3
4
4
5
5
6
6
7
7
8
8
9
9
10
10
11
11
12
12
13
13
14
14
15
15
16
16
17
17
18
18
19
19
20
20
21
21
22
22
23
23
24
24
25
25
26
26
27
27
28
28
29
29
30
30
31
31
32
32
33
33
34
34
35
35
36
36
37
37
38
38
39
39
40
40
41
41
42
42
43
43
44
44
45
45
46
46
47
47
48
48
49
E3WD15
49
E3WD0 50
50
51
E3WD7
51
E3WD8 52
52
53
E3WD14
53
E3WD1 54
54
55
E3WD6
55
E3WD9 56
56
57
57
E3WD13 58
58
E3WD2 59
59
E3WD5 60
60
61
E3WD10
61
E3WD12 62
62
E3WD3 63
63
E3WD4 64
64
E3WD11 65
65
66
66
67
67
68
68
69
69
70
70
71
71
72
72
73
73
74
74
75
75
76
76
77
+ 77
78
78
79
79
80
80
NIU
C383
NIU D
37