Circuit Diagram - LG GW620 Servise Manual

7. CIRCUIT DIAGRAM

16 15
L
K
J
Close to MSM pin
0.1UF
0.1UF
C101
C80
I
A3
VSS_DIG0
A4
VSS_DIG1
A22
VSS_DIG2
D10
VSS_DIG3
D25
VSS_DIG4
D28
VSS_DIG5
E24
VSS_DIG6
G22
VSS_DIG7
A10
VSS_DIG8
H G28
VSS_DIG9
H21
VSS_DIG10
H28
VSS_DIG11
J28
VSS_DIG12
K28
VSS_DIG13
L1
VSS_DIG14
L18
VSS_DIG15
M13
VSS_DIG16
M14
VSS_DIG17
M15
VSS_DIG18
M16
VSS_DIG19
M17
VSS_DIG20
M18
VSS_DIG21
G M28
VSS_DIG22
N1
VSS_DIG23
N12
VSS_DIG24
N13
VSS_DIG25
N14
VSS_DIG26
N15
VSS_DIG27
N16
VSS_DIG28
N17
VSS_DIG29
P12
VSS_DIG30
P13
VSS_DIG31
P14
VSS_DIG32
P15
VSS_DIG33
P16
VSS_DIG34
P17
F
VSS_DIG35
P28
VSS_DIG36
R12
VSS_DIG37
R13
VSS_DIG38
R14
VSS_DIG39
R15
VSS_DIG40
R16
VSS_DIG41
R17
VSS_DIG42
T12
VSS_DIG43
T13
VSS_DIG44
E
MSM7200A-32T_DATA,MSM7200A-32T_POWER
D
C163 C182 C185 C184 C68 C69 C83
10uF 2.2uF 2.2uF 2.2uF 0.1UF 10n 10n
C
R42
C164 C180 C183 C66 C63 0ohms
10uF 2.2uF 2.2uF 0.1UF 0.1UF
B
A
16 15
=
Copyright © 2009 LG Electronics. Inc. All right reserved.
Only for training and service purposes
14 13 12 11 10
E8
VDD_EAR
E9
VDD_HPH
B2
VDD_TS
D5
VDD_CDC
R2
VDD_TXDAC
T2
VDD_PA_CTL_DAC
U2
VDD_TV_OUT_DAC
AG12
VDD_DIG_0
AG17
VDD_DIG_1
AG20
VDD_DIG_2
AG24
VDD_DIG_3
B10
VDD_DIG_4
B16
VDD_DIG_5
B18
VDD_DIG_6
B22
VDD_DIG_7
B3
VDD_DIG_8
J27
VDD_DIG_9
L2
VDD_DIG_10
M27
VDD_DIG_11
Y2
VDD_DIG_12
U17 Y27
VDD_DIG_13
A1
VSS_THERMAL0
A2
VSS_THERMAL1
A27
VSS_THERMAL2
A28
VSS_THERMAL3
AG1
VSS_THERMAL4
AG28
VSS_THERMAL5
AH1
VSS_THERMAL6
AH2
VSS_THERMAL7
AH27
VSS_THERMAL8
AH28
VSS_THERMAL9
B1
VSS_THERMAL10
B28
VSS_THERMAL11
A11
VSS_EBI_1P_0
A12
VSS_EBI_1P_1
A15
VSS_EBI_1P_2
A17
VSS_EBI_1P_3
A19
VSS_EBI_1P_4
A20
VSS_EBI_1P_5
A24
VSS_EBI_1P_6
E28
VSS_EBI_1P_7
F28
VSS_EBI_1P_8
N28
VSS_EBI_P2_0
U28
VSS_EBI_P2_1
AA28
VSS_EBI_P2_2
All VREG_MSMA related decoupling caps should attach to inner GND plane
VREG_MSMC1_1.2V VREG_MSMP_2.7V VREG_MSMA_2.6V
C162 C191 C74 C71
C166 C187 C76 C73 C77 C305
10uF 2.2uF 0.1UF 0.1UF
10uF 2.2uF 0.1UF 0.1UF 0.1UF 0.001uF
VREG_MSMC2_1.2V VREG_MSME_1.8V
R43
VSNS_MSMC2_1.2V VSNS_MSME_1.8V
C165 C111 C188 C189 C186 C72 C57 C87 C126 C128 0ohms
10uF 4.7uF 2.2uF 2.2uF 2.2uF 0.1UF 0.1UF
10n 10n 10n
14 13 12 11 10
9 8 7 6
MCP (4G NAND FLASH +2G DDR SDRAM)
TP26
N1
EBI2_DATA[0] IO0
N2
EBI2_DATA[1] IO1
N3
EBI2_DATA[2] IO2
M5
EBI2_DATA[3] IO3
P7
EBI2_DATA[4] IO4
M6
EBI2_DATA[5] IO5
VREG_MSME_1.8V
N6
EBI2_DATA[6] IO6
M8
EBI2_DATA[7] IO7
P2
EBI2_DATA[8] IO8
P3
EBI2_DATA[9] IO9
N4
VREG_MSMA_2.6V EBI2_DATA[10] IO10
P4
EBI2_DATA[11] IO11
P5
EBI2_DATA[12] IO12
N7
IO13
EBI2_DATA[13]
M7
VREG_MSMA_2.6V EBI2_DATA[14] IO14
N8
EBI2_DATA[15] IO15
RTR_DAC_REF
0.0022uF C355
B6
nNAND_FLASH_CS _CE
TP29
B3
VREG_MSMC1_1.2V nOE2 _RE
TP27
B7
nWE2 _WEN
B4
nUB2 CLE
C4
nLB2 ALE
C3
nRESETOUT1 _WP
C6
NAND_FLASH_READY R_B
C5
VSSN1
P6
VSSN2
J9
VSSQ1
K10
VSSQ2 U7
H8BCS0UN0MCR-46M
L10
VSSQ3
M9
VSSQ4
N10
VSSQ5
C10
VSSQ6
D9
VSSQ7
E10
VSSQ8
F9
VSSQ9
G10
VSSQ10
B9
VSS1
C1
VSS2
H9
VSS3
J1
VSS4
P9
VSS5
M2
VSS6
B8
VREG_MSME_1.8V VDD1
D1
VDD2
H1
VDD3
H10
VDD4
P8
VDD5
M1
VDD6
J10
VREG_MSME_1.8V VDDQ0
K9
VDDQ1
L9
VDDQ2
M10
VDDQ3
N9
VDDQ4
C9
VDDQ5
D10
VDDQ6
E9
VDDQ7
F10
VDDQ8
G9
VDDQ9
B5
VREG_MSME_1.8V VCCN1
N5
VCCN2
9 8 7 6
- 207 -
5 4 3 2 1
K4
A0 SDRAM_ADDR[0]
L1
A1 SDRAM_ADDR[1]
L2
A2 SDRAM_ADDR[2]
L3
A3 SDRAM_ADDR[3] SDRAM_DATA[0]
C2
A4 SDRAM_ADDR[4]
D2
A5 SDRAM_ADDR[5]
E1
A6 SDRAM_ADDR[6]
D3
A7 SDRAM_ADDR[7]
E2
A8 SDRAM_ADDR[8]
D4
A9 SDRAM_ADDR[9]
K3
A10 SDRAM_ADDR[10]
F2
A11 SDRAM_ADDR[11]
F1
A12 SDRAM_ADDR[12]
M3
A13
SDRAM_ADDR[13]
J3
BA0 SDRAM_BA[0]
K2
BA1 SDRAM_BA[1]
L4
DQ0
L5
DQ1 SDRAM_DATA[1]
L6
DQ2 SDRAM_DATA[2]
L7
DQ3 SDRAM_DATA[3]
K8
DQ4 SDRAM_DATA[4]
L8
DQ5 SDRAM_DATA[5]
K7
DQ6 SDRAM_DATA[6]
K5
DQ7 SDRAM_DATA[7]
K6
DQ8 SDRAM_DATA[8]
G7
DQ9 SDRAM_DATA[9]
J6
DQ10 SDRAM_DATA[10]
J5
DQ11
SDRAM_DATA[11]
H6
DQ12 SDRAM_DATA[12]
H5
DQ13 SDRAM_DATA[13]
J4
DQ14 SDRAM_DATA[14]
G3
DQ15 SDRAM_DATA[15]
G4
DQ16 SDRAM_DATA[16]
F4
DQ17 SDRAM_DATA[17]
E4
DQ18 SDRAM_DATA[18]
F5
DQ19 SDRAM_DATA[19]
H3
DQ20 SDRAM_DATA[20]
H4
DQ21 SDRAM_DATA[21]
E6
DQ22 SDRAM_DATA[22]
F7
DQ23 SDRAM_DATA[23]
F6
DQ24 SDRAM_DATA[24]
D5
DQ25 SDRAM_DATA[25]
E8
DQ26
SDRAM_DATA[26]
D6
DQ27 SDRAM_DATA[27]
D8
DQ28 SDRAM_DATA[28]
D7
DQ29 SDRAM_DATA[29]
C8
DQ30 SDRAM_DATA[30]
C7
DQ31 SDRAM_DATA[31]
J2
_CS nSDRAM_CS
G8
CLK SDRAM_DCLK0
H8
_CLK SDRAM_DCLK1
E3
CKE SDRAM_CKE
K1
_WED nSDRAM_WE
G2
_RAS nSDRAM_RAS
H2
_CAS nSDRAM_CAS
J8
DQM0
SDRAM_DQM0
G6
DQM1
SDRAM_DQM1
F8
DQM2 SDRAM_DQM2
E7
DQM3 SDRAM_DQM3
J7
DQS0 SDRAM_DQS0
G5
DQS1 SDRAM_DQS1
H7
DQS2 SDRAM_DQS2
E5
DQS3 SDRAM_DQS3
5 4 3 2 1
L
K
J
I
H
G
F
E
D
C
B
A
LGE Internal Use Only