Onkyo BD-SP809 Service Manual page 48

BD Main 4 Schematic Diagram
*1
IC6001(4/10)
MN2WS0150A3
MAIN MICRO CONTROLLER
/DIGITAL SIGNAL PROCESS
RC-VCAL AJ1
RC-ROUT AH2
DDR3PWCTL P2
C0DQ0
C0DQ0 AK6
C0DQ1
C0DQ1 AJ4
4
C0DQ2
C0DQ2 AH5
C0DQ3
C0DQ3 AK3
C0DQ4
C0DQ4 AJ5
C0DQ5
C0DQ5 AF6
C0DQ6
C0DQ6 AK4
C0DQ7
C0DQ7 AG5
C0DQ8
C0DQ8 AK8
C0DQ9
C0DQ9 AG8
C0DQ10
C0DQ10 AH9
C0DQ11
C0DQ11 AF8
C0DQ12
C0DQ12 AG10
C0DQ13
C0DQ13 AF9
C0DQ14
C0DQ14 AG9
C0DQ15
C0DQ15 AE10
C0DQ16
C0DQ16 AE21
C0DQ17
C0DQ17 AG21
C0DQ18
C0DQ18 AD21
C0DQ19
C0DQ19 AJ21
C0DQ20
C0DQ20 AF21
C0DQ21
C0DQ21 AK22
C0DQ22
C0DQ22 AF20
C0DQ23
C0DQ23 AJ22
C0DQ24
C0DQ24 AE17
C0DQ25
3
C0DQ25 AJ18
C0DQ26
C0DQ26 AD17
C0DQ27
C0DQ27 AH17
C0DQ28
C0DQ28 AF17
C0DQ29
C0DQ29 AJ17
C0DQ30
C0DQ30 AF18
C0DQ31
C0DQ31 AK18
C0DS0 AG7
C0XDS0 AH7
C0DS1 AK7
C0XDS1 AJ8
AJ20
C0DS2
C0XDS2 AH21
C0DS3 AJ19
C0XDS3 AK20
C0DM0 AJ7
C0DM1 AJ6
C0DM2 AF19
C0DM3 AH19
C0A0
C0A0 AJ9
C0A1
C0A1 AH15
C0A2
C0A2 AJ14
2
C0A3
C0A3 AE13
C0A4
C0A4 AJ15
C0A5
C0A5 AF14
C0A6
C0A6 AJ16
C0A7
C0A7 AK16
C0A8
C0A8 AG16
C0A9
C0A9 AD15
C0A10
C0A10 AK10
C0A11
C0A11 AE15
C0A12
C0A12 AJ10
C0A13
C0A13 AG14
C0BA0
C0BA0 AE11
C0BA1
C0BA1 AK14
C0BA2
C0BA2 AF13
C0CK AH13
C0XCK AJ13
C0CKE AG12
R6216
100
C0XCS0 AJ11
C0XCS1 AH11
C0XWE AF11
C0XCAS AJ12
1
MEMORY
C0XRAS AK12
I/F
C0ODT AE12
C0XRESET AF16
C0VREFDQ1 AE7
C0VREFDQ2 AD19
TO BD MAIN 9
IC6001(9/10) R6207 C6203 C6202 R6212
10K 0.1 0.1 270
NU P7
S
1 NOTE:
The order of pins shown in this diagram is different from that of actual IC6001.
IC6001 is divided into ten and shown as IC6001 (1/10) ~ IC6001 (10/10) in this BD Main Schematic Diagram Section.
R6203
1K
IC6201
K4B1G1646E-HCH9
(DDR3 SDRAM)
R6204 R6202 R6201
C6201
1K 240 10K
0.1
C0BA2
M3 BA2
C0BA0
N8 BA0
C0BA1
M2 BA1
C0A13
T3 A13
C0A12
N7 A12
C0A11
R7 A11
C0A10
L7 A10/AP
C0A9
R3 A9
C0A8
T8 A8
C0A7
R2 A7
C0A6
R8 A6
C0A5
P2 A5
C0A4
P8 A4
C0A3
N2 A3
C0A2
P3 A2
C0A1
P7 A1
C0A0
N3 A0
C0DQ5
E3 DQL0
C0DQ6
F7 DQL1
C0DQ7
F2 DQL2
C0DQ2
F8 DQL3
C0DQ3
H3 DQL4
C0DQ0
H8 DQL5
C0DQ1
G2 DQL6
C0DQ4
H7 DQL7
C0DQ10
D7 DQU0
C0DQ13
C3 DQU1
C0DQ8
C8 DQU2
C0DQ14
C2 DQU3
C0DQ15
A7 DQU4
C0DQ11
A2 DQU5
C0DQ12
B8 DQU6
C0DQ9
A3 DQU7
F3 C0DS0
G3 C0XDS0
E7 C0DM0
C7 C0DS1
B7 C0XDS1
D3 C0DM1
J7 CK
K7 /CK
K9 CKE
J3 /RAS
K3 /CAS
L2 /CS
L3 /WE
K1 ODT
T2 /RESET
R6211 270
R6208 270
R6209
270
T U
C0BA2
VDD B2
C0BA0
C6204 C6205 C6206 C6207
VDD D9
0.1 0.1 0.1 0.1
C0BA1
VDD G7
C0A13
VDD K2
C0A12
C6208 C6209 C6210 C6211
VDD K8
0.1 0.1 0.1 0.1
C0A11
VDD N1
C0A10
VDD N9
C0A9
C6212 C6213 C6214
VDD R1
0.1 0.1 0.1
C0A8
VDD R9
C0A7
VDDQ A1
C0A6
C6217 C6218
VDDQ A8
1 10
C0A5
VDDQ C1
C0A4
VDDQ C9
C0A3
VDDQ D2
C0A2
VDDQ E9
C0A1
VDDQ F1
C0A0
VDDQ H2
VDDQ H9
C0DQ28
R6214
270
C0DQ30
VREFCA M8
C0DQ24
VREFDQ H1
C0DQ26
ZQ L8
C0DQ29
R6213 C6215 C6216 R6215
240 0.1 0.1 270
C0DQ25
VSS A9
C0DQ27
VSS B3
C0DQ31
VSS E1
C0DQ23
VSS G8
C0DQ20
VSS J2
C0DQ17
VSS J8
C0DQ16
VSS M1
C0DQ19
VSS M9
C0DQ22
VSS P1
C0DQ21
VSS P9
C0DQ18
VSS T1
VSS T9
VSSQ B1
VSSQ B9
VSSQ D1
VSSQ D8
VSSQ E2
VSSQ E8
VSSQ F9
VSSQ G1
VSSQ G9
NU J1
NU J9
NU L1
NU L9
NU M7
NU T7
V
1-12-11
BD MAIN CBA UNIT
P-ON+1.5V
IC6202
K4B1G1646E-HCH9
(DDR3 SDRAM)
M3 BA2 VDD B2
C6219 C6220 C6221 C6222
N8 BA0 VDD D9
0.1 0.1 0.1 0.1
M2 BA1 VDD G7
T3 A13 VDD K2
C6223 C6224 C6225 C6226
N7 A12 VDD K8
0.1 0.1 0.1 0.1
R7 A11 VDD N1
L7 A10/AP VDD N9
C6227 C6228 C6229
R3 A9 VDD R1
0.1 0.1 0.1
T8 A8 VDD R9
R2 A7 VDDQ A1
C6232 C6233
R8 A6 VDDQ A8
1 10
P2 A5 VDDQ C1
P8 A4 VDDQ C9
N2 A3 VDDQ D2
P3 A2 VDDQ E9
P7 A1 VDDQ F1
N3 A0 VDDQ H2
VDDQ H9
E3 DQL0 R6220
270
F7 DQL1 VREFCA M8
F2 DQL2 VREFDQ H1
F8 DQL3 ZQ L8
R6219 C6230 C6231 R6221
H3 DQL4
240 0.1 0.1 270
H8 DQL5 VSS A9
G2 DQL6 VSS B3
H7 DQL7 VSS E1
D7 DQU0 VSS G8
C3 DQU1 VSS J2
C8 DQU2 VSS J8
C2 DQU3 VSS M1
A7 DQU4 VSS M9
A2 DQU5 VSS P1
B8 DQU6 VSS P9
A3 DQU7 VSS T1
VSS T9
F3 C0DS3
VSSQ B1
G3 C0XDS3
VSSQ B9
E7 C0DM3
VSSQ D1
C7 C0DS2
VSSQ D8
B7 C0XDS2
VSSQ E2
D3 C0DM2
VSSQ E8
VSSQ F9
J7 CK
VSSQ G1
K7 /CK
VSSQ G9
K9 CKE
J3 /RAS NU J1
K3 /CAS NU J9
L2 /CS NU L1
L3 /WE NU L9
K1 ODT NU M7
T2 /RESET NU T7
W
CONTINUE
BD MAIN 8
X
E5WF0SCBD4