LG 42PA4500 Service Manual page 21

AVDD_DDR0
AVDD_DDR0
A-MVREFDQ
A-MVREFCA
CLose to Saturn7M IC
CLose to DDR3
EAN61828901
IC1201
H5TQ1G63DFR-H9C
DDR_1333_HYNIX
M8
A-MVREFCA VREFCA A0
A1
A2
H1
A-MVREFDQ VREFDQ A3
A4
A5
R1203
L8
ZQ A6
240
A7
AVDD_DDR0 1%
A8
B2
VDD_1 A9
D9
C1205 10uF
VDD_2 A10/AP
G7
C1207 0.1uF
VDD_3 A11
K2
C1208 0.1uF
VDD_4 A12/BC
K8
C1210 0.1uF
VDD_5 A13
N1
C1211 0.1uF
VDD_6
N9
C1212 0.1uF
VDD_7 NC_5
R1
C1213 0.1uF
VDD_8
R9
C1214 0.1uF
VDD_9 BA0
C1215 0.1uF
BA1
C1216 0.1uF
BA2
OS A1
VDDQ_1
A8
VDDQ_2 CK
C1
VDDQ_3 CK
C9
VDDQ_4 CKE
D2
VDDQ_5
E9
VDDQ_6 CS
F1
VDDQ_7 ODT
H2
VDDQ_8 RAS
H9
VDDQ_9 CAS
WE
J1
NC_1
J9
NC_2 RESET
L1
NC_3
L9
NC_4
T7
A-MA14
NC_6 DQSL
DQSL
A9
VSS_1 DQSU
B3
VSS_2 DQSU
E1
VSS_3
G8
VSS_4 DML
J2
VSS_5 DMU
J8
VSS_6
M1
VSS_7 DQL0
M9
VSS_8 DQL1
P1
VSS_9 DQL2
P9
VSS_10 DQL3
T1
VSS_11 DQL4
T9
VSS_12 DQL5
DQL6
DQL7
B1
VSSQ_1
B9
VSSQ_2 DQU0
D1
VSSQ_3 DQU1
D8
VSSQ_4 DQU2
E2
VSSQ_5 DQU3
E8
VSSQ_6 DQU4
F9
VSSQ_7 DQU5
G1
VSSQ_8 DQU6
G9
VSSQ_9 DQU7
AR1224 22 AR1217 22
A-MA12 A_MA12 A-MA13 A_MA13
A-MBA1 A_MBA1 A-MA9 A_MA9
AR1223 22 AR1216 22
A-MA10 A_MA10 A-MA0 A_MA0
A-MCKE A_MCKE A-MWEB A_MWEB
AR1222 22 AR1214 22
A-MA6 A_MA6 A-MA5 A_MA5
A-MA4 A_MA4 A-MA7 A_MA7
AR1221 22 AR1218 22
A-MA11 A_MA11 A-MRESETB A_MRESETB
A-MA8 A_MA8 A-MA2 A_MA2
AR1220 22 AR1213 22
A-MRASB A_MRASB A-MCASB A_MCASB
A-MODT A_MODT A-MBA0 A_MBA0
AR1219 22 AR1215 22
A-MA1 A_MA1 A-MBA2 A_MBA2
A-MA14 A_MA14 A-MA3 A_MA3
THE SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE SYMBOL MARK OF THE SCHEMETIC.
Copyright © 2012 LG Electronics Inc. All rights reserved.
Only for training and service purposes
AVDD_DDR0 AVDD_DDR0
B-MVREFDQ
B-MVREFCA
L1202-*1
CB2012PK501T
CLose to Saturn7M IC CLose to DDR3
N3
A-MA0
P7
A-MA1
P3
Hynix_1G_1600
A-MA2
N2
IC1201-*1
A-MA3 H5TQ1G63DFR-PBC
P8 N3 M8
P7 A0 VREFCA
P3 A1
A-MA4 N2 A2 H1
P8 A3 VREFDQ
P2 P2 A5 A4
R8 A6 ZQ L8
A-MA5 R2 A7
T8 R3 A8 B2
R8 L7 A9 VDD_1 D9
R7 A10/AP VDD_2 G7
A-MA6 N7 A11 VDD_3 K2
T3 A12/BC VDD_4 K8
A13 VDD_6 VDD_5 N1
R2 M7 A15 VDD_7 N9
VDD_8 R1
A-MA7 M2 BA0 VDD_9 R9
N8 M3 BA1
T8 BA2 A1
J7 VDDQ_1 A8
A-MA8 K7 CK VDDQ_2 C1
K9 CK CKE VDDQ_3 VDDQ_4 C9
VDDQ_5 D2
R3 L2 CS VDDQ_6 E9
K1 ODT VDDQ_7 F1
A-MA9 J3 K3 RAS VDDQ_8 H2 H9
L3 CAS VDDQ_9
L7 WE J1
T2 NC_1 J9
A-MA10 RESET NC_2 L1
NC_4 NC_3 L9
F3 DQSL NC_6 T7
R7 G3 DQSL
C7 A9
A-MA11 B7 DQSU VSS_1 B3
DQSU VSS_2 E1
N7 E7 VSS_3 G8
D3 DML VSS_4 J2
A-MA12 DMU VSS_5 VSS_6 J8
E3 DQL0 VSS_7 M1
T3 F7 DQL1 VSS_8 M9
F8 F2 DQL2 VSS_9 P1 P9
H3 DQL3 VSS_10 T1
A-MA13 H8 DQL4 VSS_11 T9
G2 DQL5 VSS_12
H7 DQL6
DQL7 VSSQ_1 B1
D7 DQU0 VSSQ_2 B9
C3 DQU1 VSSQ_3 D1
M7 C8 DQU2 VSSQ_4 D8
A7 C2 DQU3 VSSQ_5 E2 E8
A2 DQU4 VSSQ_6 F9
B8 DQU5 VSSQ_7 G1
A3 DQU6 VSSQ_8 G9
DQU7 VSSQ_9
M2
A-MBA0 A-MCK
N8 SS_1G_1600
A-MBA1
M3 IC1201-*2
K4B1G1646G-BCK0
A-MBA2
P7 N3 A0 VREFCA M8
C1209 P3 A1
N2 A2 H1
P8 A3 VREFDQ
P2 A4
J7 R8 A5 A6 ZQ L8
R2 A7
0.01uF T8 A8
L7 R3 A9 VDD_1 B2 D9
R7 A10/AP VDD_2 G7
K7 50V N7 A11 VDD_3 K2
T3 A12/BC VDD_4 K8
A13 VDD_5 N1
M7 NC_5 VDD_7 VDD_6 N9
K9 VDD_8 R1
M2 BA0 VDD_9 R9
A-MCKE N8 BA1
M3 BA2 A1
J7 VDDQ_1 A8
K7 CK VDDQ_2 C1
K9 CK VDDQ_3 C9
A-MCKB CKE VDDQ_4 VDDQ_5 D2
L2 CS VDDQ_6 E9
L2 K1 ODT VDDQ_7 F1
J3 RAS VDDQ_8 H2
K3 L3 CAS VDDQ_9 H9
WE J1
K1 T2 NC_1 J9
RESET NC_2 L1
NC_3 L9
A-MODT F3 DQSL NC_4 NC_6 T7
G3 DQSL
J3
C7 B7 DQSU VSS_1 A9 B3
A-MRASB AVDD_DDR0 DQSU VSS_2 E1
E7 VSS_3 G8
K3 D3 DML VSS_4 J2
DMU VSS_5 J8
E3 DQL0 VSS_7 VSS_6 M1
A-MCASB F7 DQL1 VSS_8 M9
R1231 F2 DQL2 VSS_9 P1
L3 H3 F8 DQL3 VSS_10 T1 P9
10K H8 DQL4 VSS_11 T9
A-MWEB G2 DQL5 VSS_12
H7 DQL6
DQL7 B1
D7 DQU0 VSSQ_1 VSSQ_2 B9
C3 DQU1 VSSQ_3 D1
C8 DQU2 VSSQ_4 D8
C2 DQU3 VSSQ_5 E2
T2 A2 A7 DQU4 VSSQ_6 F9 E8
B8 DQU5 VSSQ_7 G1
A-MRESETB A3 DQU6 VSSQ_8 G9
DQU7 VSSQ_9
F3
A-MDQSL
G3
A-MDQSLB
C7
A-MDQSU
B7 SS_1G_1333 SS_2G_1333
IC1201-*3 IC1201-*4
A-MDQSUB K4B1G1646G-BCH9 K4B2G1646C
N3 A0 VREFCA M8 N3 P7 A0 VREFCA M8
P7 A1 P3 A1
P3 N2 A2 H1 N2 A2 H1
P8 A3 VREFDQ P8 A3 VREFDQ
E7 P2 A4 P2 A5 A4
R8 A5 L8 R8 A6 ZQ L8
A-MDML R2 A6 ZQ R2 A7
T8 A8 A7 T8 A8
D3 R3 A9 VDD_1 B2 L7 R3 A9 VDD_1 B2 D9
L7 A10/AP VDD_2 D9 R7 A10/AP VDD_2 G7
R7 N7 A11 VDD_3 K2 G7 N7 A11 VDD_3 K2
A-MDMU T3 A12/BC VDD_4 K8 T3 A12/BC VDD_4 K8
A13 VDD_5 N1 A13 VDD_5 N1
M7 VDD_6 N9 M7 NC_5 VDD_7 VDD_6 N9
NC_5 VDD_7 R1 VDD_8 R1
M2 BA0 VDD_9 VDD_8 R9 M2 BA0 VDD_9 R9
N8 BA1 M3 N8 BA1
E3 M3 BA2 BA2 A1
J7 VDDQ_1 A1 A8 J7 VDDQ_1 A8
A-MDQL0 K7 CK VDDQ_2 C1 K7 CK VDDQ_2 C1
K9 CK VDDQ_3 C9 K9 CK VDDQ_3 C9
CKE VDDQ_4 D2 CKE VDDQ_4 VDDQ_5 D2
F7 L2 VDDQ_5 E9 L2 CS VDDQ_6 E9
K1 ODT CS VDDQ_6 VDDQ_7 F1 K1 ODT VDDQ_7 F1
A-MDQL1 J3 RAS VDDQ_8 H2 J3 K3 RAS VDDQ_8 H9 H2
K3 CAS VDDQ_9 H9 L3 CAS VDDQ_9
F2 L3 WE WE J1
T2 NC_1 J1 J9 T2 NC_1 J9
A-MDQL2 RESET NC_2 L1 RESET NC_2 L1
NC_3 L9 NC_4 NC_3 L9
F3 NC_4 T7 F3 DQSL NC_6 T7
F8 G3 DQSL DQSL NC_6 G3 DQSL
A-MDQL3 C7 DQSU VSS_1 A9 C7 B7 DQSU VSS_1 A9 B3
B7 DQSU VSS_2 B3 DQSU VSS_2 E1
H3 E7 VSS_3 E1 G8 E7 VSS_3 G8
D3 DML VSS_4 J2 D3 DML VSS_4 J2
A-MDQL4 DMU VSS_5 J8 DMU VSS_5 VSS_6 J8
E3 VSS_6 M1 E3 DQL0 VSS_7 M1
F7 DQL0 VSS_7 M9 F7 DQL1 VSS_8 M9
H8 F2 DQL2 DQL1 VSS_9 VSS_8 P1 F2 DQL2 VSS_9 P1
F8 DQL3 VSS_10 P9 F8 H3 DQL3 VSS_10 P9 T1
A-MDQL5 H3 DQL4 VSS_11 T1 H8 DQL4 VSS_11 T9
G2 H8 DQL5 VSS_12 T9 G2 DQL5 VSS_12
G2 H7 DQL6 H7 DQL6
DQL7 B1 DQL7 B1
A-MDQL6 D7 VSSQ_1 B9 D7 DQU0 VSSQ_2 VSSQ_1 B9
C3 DQU0 VSSQ_2 D1 C3 DQU1 VSSQ_3 D1
H7 C8 DQU2 DQU1 VSSQ_3 VSSQ_4 D8 C8 DQU2 VSSQ_4 D8
C2 DQU3 VSSQ_5 E2 A7 C2 DQU3 VSSQ_5 E8 E2
A7 DQU4 VSSQ_6 E8 A2 DQU4 VSSQ_6 F9
A-MDQL7 B8 A2 DQU5 VSSQ_7 G1 F9 B8 DQU5 VSSQ_7 G1
A3 DQU6 VSSQ_8 G9 A3 DQU6 VSSQ_8 G9
DQU7 VSSQ_9 DQU7 VSSQ_9
D7
A-MDQU0
C3
A-MDQU1
C8
A-MDQU2
C2
A-MDQU3
A7
A-MDQU4
A2
A-MDQU5
B8
A-MDQU6
A3
A-MDQU7
AR1211 22 AR1206 22
B-MA12 B_MA12 B-MA13 B_MA13
B-MBA1 B_MBA1 B-MA9 B_MA9
AR1207 22 AR1210 22
B-MA10 B_MA10 B-MA0 B_MA0
B-MCKE B_MCKE B-MWEB B_MWEB
AR1203 22 AR1205 22
B-MA6 B_MA6 B-MA5 B_MA5
B-MA4 B_MA4 B-MA7 B_MA7
AR1212 22 AR1209 22
B-MA11 B_MA11 B-MRESETB B_MRESETB
B-MA8 B_MA8 B-MA2 B_MA2
AR1202 22 AR1225 22
B-MRASB B_MRASB B-MCASB B_MCASB
B-MODT B_MODT B-MBA0 B_MBA0
AR1204 22 AR1208 22
B-MA1 B_MA1 B-MBA2 B_MBA2
B-MA14 B_MA14 B-MA3 B_MA3
+1.5V_DDR AVDD_DDR0 C1218-*1 C1219-*1 C1238-*1 C1241-*1
1uF 1uF 1uF 1uF
L1202
DUP_DVB DUP_DVB DUP_DVB DUP_DVB
CIC21J501NE
DUP_AT
DUP_DVB
IC400
LGE2111B
MAIN IC
F9 E22
A_MA0 B_MA0
A_DDR3_A0 B_DDR3_A0
E10 G21
A_MA1 A_DDR3_A1 B_DDR3_A1 B_MA1
G9 F20
A_MA2 A_DDR3_A2 B_DDR3_A2 B_MA2
C14 E24
A_MA3 A_DDR3_A3 B_DDR3_A3 B_MA3
F11 K20
A_MA4 A_DDR3_A4 B_DDR3_A4 B_MA4
A14 F24
A_MA5 B_MA5
A_DDR3_A5 B_DDR3_A5
F10 J21
A_MA6 A_DDR3_A6 B_DDR3_A6 B_MA6
C15 F23
A_MA7 B_MA7
A_DDR3_A7 B_DDR3_A7
D11 H22
A_MA8 A_DDR3_A8 B_DDR3_A8 B_MA8
C16 G23
A_MA9 B_MA9
A_DDR3_A9 B_DDR3_A9
G13 L21
A_MA10 A_DDR3_A10 B_DDR3_A10 B_MA10
E11 G22
A_MA11 B_MA11
A_DDR3_A11 B_DDR3_A11
F12 J22
A_MA12 A_DDR3_A12 B_DDR3_A12 B_MA12
B15 G25
A_MA13 A_DDR3_A13 B_MA13
B_DDR3_A13
D10 H20
A_MA14 A_DDR3_A14 B_DDR3_A14 B_MA14
B12 D25
A_MBA0 A_DDR3_BA0 B_DDR3_BA0 B_MBA0
G11 K22
A_MBA1 A_DDR3_BA1 B_DDR3_BA1 B_MBA1
B13 E25
A_MBA2 B_MBA2
A_DDR3_BA2 B_DDR3_BA2
B17 H23
A-MCK B-MCK
A_DDR3_MCLK B_DDR3_MCLK
C17 H24
A-MCKB A_DDR3_MCLKZ B_DDR3_MCLKZ B-MCKB
F13 M20
A_MCKE B_MCKE
A_DDR3_MCLKE B_DDR3_MCLKE
A11 C24
A_MODT B_MODT
A_DDR3_ODT B_DDR3_ODT
B11 B25
A_MRASB A_DDR3_RASZ B_DDR3_RASZ B_MRASB
A12 D24
A_MCASB A_DDR3_CASZ B_DDR3_CASZ B_MCASB
E9 F22
A_MWEB A_DDR3_WEZ B_DDR3_WEZ B_MWEB
G8 E21
A_MRESETB B_MRESETB
A_DDR3_RESET B_DDR3_RESET
B22 P25
A-MDQSL B-MDQSL
A_DDR3_DQSL B_DDR3_DQSL
C22 N23
A-MDQSLB A_DDR3_DQSBL B_DDR3_DQSBL B-MDQSLB
A21 N24
A-MDQSU A_DDR3_DQSU B_DDR3_DQSU B-MDQSU
C21 M23
A-MDQSUB B-MDQSUB
A_DDR3_DQSBU B_DDR3_DQSBU
B20 L23
A-MDML B-MDML
A_DDR3_DQML B_DDR3_DQML
D17 R20
A-MDMU A_DDR3_DQMU B_DDR3_DQMU B-MDMU
B23 P23
A-MDQL0 A_DDR3_DQL0 B_DDR3_DQL0 B-MDQL0
B19 L25
A-MDQL1 A_DDR3_DQL1 B_DDR3_DQL1 B-MDQL1
A23 R24
A-MDQL2 B-MDQL2
A_DDR3_DQL2 B_DDR3_DQL2
C19 K23
A-MDQL3 A_DDR3_DQL3 B_DDR3_DQL3 B-MDQL3
B24 T25
A-MDQL4 B-MDQL4
A_DDR3_DQL4 B_DDR3_DQL4
C18 J23
A-MDQL5 A_DDR3_DQL5 B_DDR3_DQL5 B-MDQL5
A24 T24
A-MDQL6 B-MDQL6
A_DDR3_DQL6 B_DDR3_DQL6
A18 K24
A-MDQL7 A_DDR3_DQL7 B_DDR3_DQL7 B-MDQL7
D15 N21
A-MDQU0 A_DDR3_DQU0 B_DDR3_DQU0 B-MDQU0
F17 P22
A-MDQU1 A_DDR3_DQU1 B-MDQU1
B_DDR3_DQU1
F14 L22
A-MDQU2 A_DDR3_DQU2 B_DDR3_DQU2 B-MDQU2
E16 R21
A-MDQU3 A_DDR3_DQU3 B_DDR3_DQU3 B-MDQU3
D14 P20
A-MDQU4 A_DDR3_DQU4 B_DDR3_DQU4 B-MDQU4
D16 R22
A-MDQU5 A_DDR3_DQU5 B_DDR3_DQU5 B-MDQU5
E14 M22
A-MDQU6 B-MDQU6
A_DDR3_DQU6 B_DDR3_DQU6
F16 N22
A-MDQU7 A_DDR3_DQU7 B_DDR3_DQU7 B-MDQU7
EAN61828901
IC1202
H5TQ1G63DFR-H9C
DDR_1333_HYNIX
N3
M8
B-MA0 A0 VREFCA B-MVREFCA
P7
B-MA1
A1
P3
B-MA2 A2
N2 H1
B-MA3 A3 VREFDQ B-MVREFDQ
P8
B-MA4 A4
P2 OS
B-MA5 A5
R1226
R8 L8
B-MA6
A6 ZQ
R2
240
B-MA7 A7
T8 1%
B-MA8
A8
R3 B2
B-MA9 A9 VDD_1
L7 D9 C1227
B-MA10
A10/AP VDD_2
C1228
R7 G7 OS
B-MA11 A11 VDD_3
N7 K2 OS C1229
B-MA12
A12/BC VDD_4
T3 K8 C1230
OS
B-MA13 A13 VDD_5
C1231
N1 OS
VDD_6
M7 N9 C1232
OS
NC_5 VDD_7
C1233
R1 OS
VDD_8
M2 R9 C1234
OS
B-MBA0 BA0 VDD_9
C1235
B-MCK N8 OS
B-MBA1 BA1
M3 C1236
OS
B-MBA2
BA2
OS A1
C1240
VDDQ_1
J7 A8
0.01uF CK VDDQ_2
K7 C1
50V
CK VDDQ_3
K9 C9
B-MCKE
CKE VDDQ_4
D2
B-MCKB
VDDQ_5
L2 E9
CS VDDQ_6
K1 F1
B-MODT ODT VDDQ_7
J3 H2
AVDD_DDR0 B-MRASB RAS VDDQ_8
K3 H9
B-MCASB CAS VDDQ_9
L3
R1232 B-MWEB WE
J1
10K
NC_1
T2 J9
OS B-MRESETB RESET NC_2
L1
NC_3
L9
NC_4
F3 T7
B-MDQSL B-MA14
DQSL NC_6
G3
B-MDQSLB DQSL
C7 A9
B-MDQSU DQSU VSS_1
B7 B3
B-MDQSUB
DQSU VSS_2
E1
VSS_3
E7 G8
B-MDML DML VSS_4
D3 J2
B-MDMU DMU VSS_5
J8
VSS_6
E3 M1
B-MDQL0
DQL0 VSS_7
F7 M9
B-MDQL1 DQL1 VSS_8
F2 P1
B-MDQL2
DQL2 VSS_9
F8 P9
B-MDQL3 DQL3 VSS_10
H3 T1
B-MDQL4
DQL4 VSS_11
H8 T9
B-MDQL5 DQL5 VSS_12
G2
B-MDQL6
DQL6
H7
B-MDQL7 DQL7
B1
VSSQ_1
D7 B9
B-MDQU0 DQU0 VSSQ_2
C3 D1
B-MDQU1 DQU1 VSSQ_3
C8 D8
B-MDQU2 DQU2 VSSQ_4
C2 E2
B-MDQU3 DQU3 VSSQ_5
A7 E8
B-MDQU4
DQU4 VSSQ_6
A2 F9
B-MDQU5 DQU5 VSSQ_7
B8 G1
B-MDQU6
DQU6 VSSQ_8
A3 G9
B-MDQU7 DQU7 VSSQ_9
GP4L_S7LR2
DDR_256
Hynix_1G_1600
IC1202-*1
H5TQ1G63DFR-PBC
N3 M8
P7 A0 VREFCA
P3 A1 A2
N2 A3 VREFDQ H1
P8 A4
P2 A5
R2 R8 A6 ZQ L8
T8 A7
R3 A8 B2
AVDD_DDR0 L7 A9 VDD_1 D9
R7 A10/AP VDD_2 G7
N7 A12/BC A11 VDD_4 VDD_3 K2
T3 A13 VDD_5 K8
VDD_6 N1
M7 A15 VDD_7 N9 R1
M2 VDD_8 R9
N8 BA0 VDD_9
M3 BA1
10uF BA2 A1
J7 CK VDDQ_2 VDDQ_1 A8
K7 CK VDDQ_3 C1
K9 CKE VDDQ_4 C9
0.1uF L2 VDDQ_5 E9 D2
K1 CS VDDQ_6 F1
J3 ODT VDDQ_7 H2
K3 RAS VDDQ_8 H9
L3 CAS VDDQ_9
0.1uF WE NC_1 J1
T2 RESET NC_2 J9
NC_3 L1
NC_4 L9
0.1uF F3 G3 DQSL NC_6 T7
DQSL
C7 A9
B7 DQSU VSS_1 B3
0.1uF DQSU VSS_2 VSS_3 E1
E7 DML VSS_4 G8
D3 DMU VSS_5 J2
VSS_6 J8
F7 E3 DQL0 VSS_7 M9 M1
0.1uF F2 DQL1 VSS_8 P1
F8 DQL2 VSS_9 P9
H3 DQL3 VSS_10 T1
H8 DQL4 VSS_11 T9
0.1uF G2 DQL6 DQL5 VSS_12
H7 DQL7
VSSQ_1 B1
C3 D7 DQU0 VSSQ_2 B9 D1
C8 DQU1 VSSQ_3 D8
0.1uF C2 DQU2 VSSQ_4 E2
A7 DQU3 VSSQ_5 E8
A2 DQU4 VSSQ_6 F9
B8 DQU6 DQU5 VSSQ_7 VSSQ_8 G1
0.1uF A3 DQU7 VSSQ_9 G9
0.1uF
SS_1G_1600
IC1202-*2
K4B1G1646G-BCK0
N3 M8
P7 A0 VREFCA
P3 A1
N2 A2 H1
P8 A3 VREFDQ
P2 A4 A5
R8 A6 ZQ L8
R2 A7
T8 A8
R3 L7 A9 VDD_1 D9 B2
R7 A10/AP VDD_2 G7
N7 A11 VDD_3 K2
T3 A12/BC VDD_4 K8
A13 VDD_6 VDD_5 N1
M7 NC_5 VDD_7 N9
VDD_8 R1
M2 BA0 VDD_9 R9
N8 M3 BA1
BA2 A1
J7 VDDQ_1 A8
K7 CK VDDQ_2 C1
K9 CK VDDQ_3 C9
CKE VDDQ_4 VDDQ_5 D2
L2 CS VDDQ_6 E9
K1 ODT VDDQ_7 F1
J3 K3 RAS VDDQ_8 H2 H9
L3 CAS VDDQ_9
WE J1
T2 NC_1 J9
RESET NC_2 L1
NC_3 NC_4 L9
F3 DQSL NC_6 T7
G3 DQSL
C7 A9
B7 DQSU VSS_1 B3
DQSU VSS_2 E1
E7 VSS_3 G8
D3 DML VSS_4 J2
DMU VSS_6 VSS_5 J8
E3 DQL0 VSS_7 M1
F7 DQL1 VSS_8 M9
F2 DQL2 VSS_9 P1
F8 H3 DQL3 VSS_10 T1 P9
H8 DQL4 VSS_11 T9
G2 DQL5 VSS_12
H7 DQL6
DQL7 VSSQ_1 B1
D7 DQU0 VSSQ_2 B9
C3 DQU1 VSSQ_3 D1
C8 DQU2 VSSQ_4 D8
A7 C2 DQU3 VSSQ_5 E8 E2
A2 DQU4 VSSQ_6 F9
B8 DQU5 VSSQ_7 G1
A3 DQU6 VSSQ_8 G9
DQU7 VSSQ_9
SS_1G_1333 SS_2G_1333
IC1202-*3 IC1202-*4
K4B1G1646G-BCH9 K4B2G1646C
N3 A0 VREFCA M8 N3 M8
P7 A1 P7 A1 A0 VREFCA
P3 A2 P3 A2
N2 P8 A3 VREFDQ H1 N2 A3 VREFDQ H1
P2 A4 P8 P2 A4
R8 A5 L8 R8 A5 L8
R2 A6 ZQ R2 A6 ZQ
T8 A7 T8 A7
R3 A9 A8 VDD_1 B2 R3 A8 B2
L7 A10/AP VDD_2 D9 L7 A10/AP A9 VDD_2 VDD_1 D9
R7 A11 VDD_3 G7 R7 A11 VDD_3 G7
T3 N7 A12/BC VDD_4 K2 K8 N7 A12/BC VDD_4 K2
A13 VDD_5 N1 T3 A13 VDD_5 K8
M7 VDD_6 N9 M7 VDD_6 N9 N1
NC_5 VDD_7 R1 NC_5 VDD_7 R1
M2 VDD_8 R9 M2 VDD_8 R9
N8 BA0 BA1 VDD_9 N8 BA0 VDD_9
M3 BA2 M3 BA2 BA1
VDDQ_1 A1 VDDQ_1 A1
K7 J7 CK VDDQ_2 A8 C1 J7 CK VDDQ_2 A8
K9 CK VDDQ_3 C9 K7 CK VDDQ_3 C1
CKE VDDQ_4 D2 K9 CKE VDDQ_4 D2 C9
L2 VDDQ_5 E9 L2 VDDQ_5 E9
K1 CS VDDQ_6 F1 K1 CS VDDQ_6 F1
J3 ODT RAS VDDQ_8 VDDQ_7 H2 J3 ODT VDDQ_7 H2
K3 CAS VDDQ_9 H9 K3 RAS VDDQ_8 H9
L3 WE L3 WE CAS VDDQ_9
NC_1 J1 NC_1 J1
T2 RESET NC_2 L1 J9 T2 RESET NC_2 J9
NC_3 L9 NC_3 L9 L1
F3 NC_4 T7 F3 NC_4 T7
G3 DQSL NC_6 G3 DQSL NC_6
DQSL DQSL
C7 DQSU VSS_1 A9 C7 A9
B7 DQSU VSS_2 B3 B7 DQSU DQSU VSS_2 VSS_1 B3
VSS_3 E1 VSS_3 E1
D3 E7 DML VSS_4 J2 G8 E7 DML VSS_4 G8
DMU VSS_5 J8 D3 DMU VSS_5 J8 J2
E3 VSS_6 M1 E3 VSS_6 M1
F7 DQL0 VSS_7 M9 F7 DQL0 VSS_7 M9
F2 DQL1 VSS_8 P1 F2 DQL1 VSS_8 P1
F8 DQL2 DQL3 VSS_10 VSS_9 P9 F8 DQL2 VSS_9 P9
H3 DQL4 VSS_11 T1 H3 DQL4 DQL3 VSS_10 VSS_11 T1
H8 DQL5 VSS_12 T9 H8 DQL5 VSS_12 T9
H7 G2 DQL6 G2 DQL6
DQL7 B1 H7 DQL7
D7 VSSQ_1 B9 D7 VSSQ_1 B1 B9
C3 DQU0 VSSQ_2 D1 C3 DQU0 VSSQ_2 D1
C8 DQU1 VSSQ_3 D8 C8 DQU1 VSSQ_3 D8
C2 DQU3 DQU2 VSSQ_5 VSSQ_4 E2 C2 DQU2 VSSQ_4 E2
A7 DQU4 VSSQ_6 E8 A7 DQU3 DQU4 VSSQ_5 VSSQ_6 E8
A2 DQU5 VSSQ_7 F9 A2 DQU5 VSSQ_7 F9
B8 A3 DQU6 VSSQ_8 G9 G1 B8 DQU6 VSSQ_8 G1
DQU7 VSSQ_9 A3 DQU7 VSSQ_9 G9
2011/06/03
12
LGE Internal Use Only