Table of Contents
Advertisement
SDRAM Circuit Diagram
SPDL_SENS
DEFECT
DEFECT
MIRR
MIRR
FPC_DOUT
FPC_DOUT
FPC_CLK
FPC_CLK
IRRCV
IRRCV
FPC_STB
FPC_STB
DSPVCC18
DSPVCC33
U1
1
FPC_DIN
SSCRXD/GPCIO[17]
MEMCS1-
2
MEMCS1-
MEMCS[1]#/GPCIO[18]
3
VDDP
MEMAD15
4
MEMAD[15]/PLLPROG[0]
MEMAD16
5
MEMAD[16]/PLLPROG[1]
MEMAD14
6
MEMAD[14]/PLLPROG[2]
MEMAD13
7
MEMAD[13]/AFETESTEN
MEMAD12 PLLCFGA
8
MEMAD[12]/[PLLCFGA]
MEMDA15
9
MEMDA[15]
MEMAD11 PLLCFGP
10
MEMAD[11]/[PLLCFGP]
MEMDA7
11
MEMDA[7]
12
GNDP
MEMAD10
13
MEMAD[10]/[TESTMODE]
MEMDA14
14
MEMDA[14]
MEMAD9
15
MEMAD[9]
MEMDA6
16
MEMDA[6]
MEMAD8
17
MEMAD[8]
MEMDA13
18
MEMDA[13]
MEMDA5
19
MEMDA[5]
MEMAD20
20
MEMAD[20]/[GPCIO19]/[MEMCS#2]
21
VDDP
MEMDA12
22
MEMDA[12]
MEMWR-
23
MEMWR-
MEMWR#
MEMDA4
24
MEMDA[4]
25
VDDC
MEMDA11
26
MEMDA[11]
MEMDA3
27
MEMDA[3]
MEMAD19
28
MEMAD[19]/[PLLSEL]
29
GNDC
MEMDA10
30
MEMDA[10]
MEMAD18
31
MEMAD[18]
32
GNDP
MEMDA2
33
MEMDA[2]
MEMAD17
34
MEMAD[17]
MEMDA9
35
MEMDA[9]
MEMAD7
36
MEMAD[7]
MEMDA1
37
MEMDA[1]
MEMAD6
38
MEMAD[6]
MEMDA8
39
MEMDA[8]
MEMAD5
40
MEMAD[5]
41
VDDP
MEMDA0
42
MEMDA[15:0]
MEMDA[0]
MEMAD4
43
MEMAD[4]
MEMRD-
44
MEMRD-
MEMRD#
MEMAD3
45
MEMAD[3]
MEMAD2
46
MEMAD[2]
MEMCS0-
47
MEMCS0-
MEMCS[0]#
MEMAD1
48
MEMAD[1]/[BOOTSEL2]
MEMAD0
49
MEMAD[20:0]
MEMAD[0]/[A]PLLSEL/[BOOTSEL1]
50
GNDP
51
VDD-IP
52
VDDP
DSPVCC33
R20
R19
4.7K
4.7K
JP20,JP21 settings:
Debug
Download
1)Play mode: All Jumps off
JP2
JP3
2)Download mode: JP3's 1-2 short only
CN2.54MM3P-M(BOOTSEL2)
CN2.54MM3P-M(BOOTSEL1)
3)SW Debug mode: JP2's 1-2 short only
DSPVCC33
DSPVCC33
C14
C15
C16
C17
C18
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
TP1
ZR36768
DSPVCC18
C19
C20
C21
C13
DSPVCC18
0.1uF
0.1uF
0.1uF
0.1uF
C34
+
0.1uF
C141
220uF/16V
C6
C7
C8
0.1uF
+ C3
0.1uF
+ C4
0.1uF
+ C5
100uF/16V
100uF/16V
100uF/16V
C_B_U
Y_R_V
CVBS_C
CVBS_G_Y
VGND
156
DUPTD1/GPCIO38
155
DUPRD1/GPCIO37
154
VDD-IP
DUPTD0
153
DUPTD0/GPCIO36
DUPRD0
152
DUPRD0/GPCIO35
151
GNDP
150
GPCI/O[139]/[IDGPCIO3]
149
GPCI/O[34]
148
GPCI/O[137]/[ICGPCIO5]
147
GPCI/O[33]
146
GPCI/O[135]/[ICGPCIO4]
145
GPCI/O[32]
144
VDDP
143
GCLKA
OSCIN
142
GCLKP
OSCOUT
141
XO
140
VDDA
139
RESET#
R10
4.7K
138
GNDA
137
GPCI/O[130]/[IDGPCIO2]
136
GPCI/O[31]
R11
0
135
GPCIO128/DJTCK/[ICGPCIO3]
134
R12
33
GPCIO30/DJTDO
133
R13
33
I2CCLK
GPCIO29/DJTDI
I2CDAT
132
R14
33
GPCIO28/DJTMS
131
ICETCK/GPCIO27/[DJTCK]
130
ICETDO/GPCIO123/[IDGPCIO1/DJTDO]
129
ICETDI/GPCIO122/[ICGPCIO2/DJTDI]
128
GPCIO26/ICETMS/[DJTMS]
127
VDDP
126
COSYNC/GPCIO120/[ICGPCIO1/CJTMS]
125
GNDP
124
HSYNC/GPCIO25/[CJTDO]
123
VDDC
TP4
122
VSYNC/GPCIO24/[CJTDI]
121
GNDC
120
AIN/[GPCIO23/CJTCK]
119
VDDP-A2
IAMCLK
R15
33
118
AMCLK
117
GNDP-A2
IABCLK
R16
33
116
ABCLK
IALRCLK
R17
33
115
ALRCLK
114
GPAIO/[AOUT3]
113
AOUT0
AOUT[0]
112
AOUT[1]/[GPCIO22]
111
AOUT[2]/[GPCIO21]
110
SPDIF
109
[A]GPCIO111/BOOTSEL2/[IDGPCIO0]
108
[A]GPCIO110/BOOTSEL1/[AOUT3/ICGPCIO0]
107
GNDP
106
CPUNMI/GPCIO[20]
105
VDDP
1
.
TP5
JP4
CN2.54MM2P-M(NMI button)
DSPVCC33
C35
C36
C37
C38
C39
+ C22
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
47uF/16V
C1
L1
2.7uH
FB1
FBR
220pF
DSPVCC33
FB2
FBR
FB3
FBR
C2
22pF
FB4
FBR
Y1 27.000MHz
C9
22pF
C11
0.1uF
+ C10
100uF/16V
DUPTD1
DUPTD1
DUPRD1
DUPRD1
DUPTD0
TP3
DUPRD0
VR_SEL
OPEN
OPEN
OUTSW
OUTSW
CLOSE
CLOSE
INSW
INSW
DRVSB
DRVSB
R7
WATCHDOG
NC
RESET-
R9
RESET-
10K
HOMESW
HOMESW
LDON
LDON
READY
ML
12CCLK
12CDAT
FS3
FS2
FS1
AMUTE
KEY1
KEY2
KEY3
AIN
AMCLK
ABCLK
ALRCLK
VGND
AFEGND
AOUT3
AOUT0
SPDIF
MIC_DET
MIC_ON
K4S161622/W981616BH
C25
C26
C27
C28
C29
C30
C24
+ C23
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
47uF/16V
R1
150
OSCIN
R2
100K
OSCOUT
JP1
CN2.54MM2P-M(RESET button)
M5V
R4
100K
C12
R5
U2A
R6
NC
1K
47K
3
+
RESET-
1
2
-
TL3472
R8
D2
NC
IN4148
D1
NC
GND
SGND
U3
U4
K4S161622/W981616BH
SDRAM speed <=7ns
C31
C32
C33
0.1uF
0.1uF
0.1uF
Advertisement
Table of Contents
