Table of Contents
Advertisement
Figure 4. DIMM Connection
Table 3.
Low-Power Module Memory Interface Pin Loading
SDRAM
Signals
SRAS_A#
SCAS_A#
WE_A#
MAB[x:x]#
CKE[x:x]
CS_A[x:x]#
MD[x:x], MECC[x:x]
DQM_A[x:x]#
† Assumes a 2-DIMM socket system.
Application Note
Low-Power Module Memory Bus Simulation Methodology
CS_A[3:2]#, CS_A[3:2]#
CS_A[1:0]#, CS_A[1:0]#
SRAS_A#
SCAS_A#
DQM_A[7:0]#
WE_A#
MAB[12:11,9:0]#, MAB[13,10]
MD[63:0]
MECC[7:0]
DIMM_CLK[3:0]
DIMM_CLK[7:4]
CKE_[1:0]
CKE_[3:2]
SMB_CLK
SMB_DATA
Number of Populated
DIMM Sockets on
†
SE Board
1 min, 2 max
1 min, 2 max
1 min, 2 max
1 min, 2 max
1
1
1 min, 2 max
1 min, 2 max
DIMM 0
Closest Connector Farthest Connector
/S1/S0,/S3/S2
/RAS
/CAS
DQM
WE
A[13:0]
DQ[63:0]
CB[7:0]
CK[3:0]
CKE
SCL
SDA
Number of Pin Loads
DIMM x8
DIMM x8
with ECC
8 min, 16 max
9 min, 18 max
8 min, 16 max
9 min, 18 max
8 min, 16 max
9 min, 18 max
8 min, 16 max
9 min, 18 max
8
9
8
9
1 min, 2 max
1 min, 2 max
1 min, 2 max
1 min, 2 max
DIMM 1
DIMM x16
4 min, 8 max
4 min, 8 max
4 min, 8 max
4 min, 8 max
4
4
1 min, 2 max
1 min, 2 max
9
Advertisement
Table of Contents
