Table of Contents
Advertisement
Page 4
7.1.2
MC68K Bus 1 Interface Timing (e.g. MC68000) . . . . . . . . . . . . . . . . . . . . . . . .38
7.1.3
MC68K Bus 2 Interface Timing (e.g. MC68030) . . . . . . . . . . . . . . . . . . . . . . . .40
7.1.4
Generic MPU Interface Synchronous Timing . . . . . . . . . . . . . . . . . . . . . . . . . .42
7.1.5
Generic MPU Interface Asynchronous Timing . . . . . . . . . . . . . . . . . . . . . . . . .44
7.2
Clock Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
7.3
Memory Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
7.3.1
EDO-DRAM Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
7.3.2
EDO-DRAM Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
7.3.3
EDO-DRAM Read-Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7.3.4
EDO-DRAM CAS Before RAS Refresh Timing . . . . . . . . . . . . . . . . . . . . . . . .53
7.3.5
EDO-DRAM Self-Refresh Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
7.3.6
FPM-DRAM Read Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
7.3.7
FPM-DRAM Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57
7.3.8
FPM-DRAM Read-Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59
7.3.9
FPM-DRAM CAS# Before RAS# Refresh Timing . . . . . . . . . . . . . . . . . . . . . . .61
7.3.10
FPM-DRAM Self-Refresh Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
7.4
Display Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
7.4.1
Power-On/Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
7.4.2
Suspend Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .64
7.4.3
Single Monochrome 4-Bit Panel Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
7.4.4
Single Monochrome 8-Bit Panel Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
7.4.5
Single Color 4-Bit Panel Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
7.4.6
Single Color 8-Bit Panel Timing (Format 1) . . . . . . . . . . . . . . . . . . . . . . . . . . .71
7.4.7
Single Color 8-Bit Panel Timing (Format 2) . . . . . . . . . . . . . . . . . . . . . . . . . . .73
7.4.8
Single Color 16-Bit Panel Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
7.4.9
Dual Monochrome 8-Bit Panel Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
7.4.10
Dual Color 8-Bit Panel Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
7.4.11
Dual Color 16-Bit Panel Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
7.4.12
16-Bit TFT Panel Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
7.4.13
CRT Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86
7.4.14
External RAMDAC Read / Write Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
8
Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
8.1
8.2
Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
8.2.1
Revision Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
8.2.2
Memory Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
8.2.3
Panel/Monitor Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
8.2.4
Display Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
8.2.5
Clock Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
8.2.6
Power Save Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
8.2.7
Miscellaneous Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
8.2.8
Look-Up Table Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
S1D13504
X19A-A-002-18
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
Epson Research and Development
Vancouver Design Center
Hardware Functional Specification
Issue Date: 01/01/30
Advertisement
Chapters
Table of Contents
