Deep Sleep Mode; Clock Control; Hfclk Clock; Lfclk Clock - TAIYO YUDEN EYSKJNAWB-VX Manual

EYSKJNAWB-VX

3.6.3 Deep Sleep Mode

In EYSKJNAWB-VX, you can set the Deep Sleep Mode by setting the Deep Sleep Pin (P0.04) to the
Low state and disconnecting or resetting the communication. Deep Sleep Mode can reduce power
consumption more than Power Save Mode.
To wake up, set the Deep Sleep Pin to High.
* Please note that if the Deep Sleep Pin is in the Low state at startup, it cannot be started.
EYSKJNAWB-VX では Deep Sleep Pin(P0.04)を Low 状態で通信の切断または Reset をすることで、
Deep Sleep Mode に設定することができます。Deep Sleep Mode では、Power Save Mode 以上に消
費電力を抑えることが可能です。
復帰は Deep Sleep Pin を High にすることで復帰します。
※起動時に Deep Sleep Pin が Low の状態になっていると起動できないため、ご注意ください。

3.7 Clock Control

3.7.1 HFCLK Clock

With EYSKJNAWB-VX, it is possible to set the main clock. ". In the case of" Auto ", a communication
error may occur due to the UART baud rate deviation depending on the specifications of the
connection destination. In that case, only crystal oscillation should be used. Please use.
EYSKJNAWB-VX ではメインクロックを設定することが可能です"。"Auto"の場合、接続先の仕様によ
って、UART のボーレート偏差により通信エラーが発生することがありますので、その場合は水晶発
振のみをご使用下さい。
* Changing HFCLK to the external crystal setting will increase power consumption. Please make a
judgment after actually measuring in your environment.
※HFCLK を外部水晶の設定に変更すると消費電力が上がります。ご使用の環境で実測した上でご判
断ください。
Code Description
SXHF Set the preferred HFCLK source
HFCLK source の設定
GXHF Get the preferred HFCLK source
HFCLK source の取得
The HFCLK source is configured during the boot sequence, users must therefore issue a SAVE
command and reset the module to apply changes to the device.
HFCLK source は起動シーケンス中に設定されるため、SAVE コマンドで HFCLK source の設定を保
存した後、モジュールをリセットする必要があります。

3.7.2 LFCLK Clock

The EYSKJNAWB-VX device initially configures its low frequency clock (LFCLK) to use an internal RC
oscillator synthesized from the HFCLK. When changing the setting to use an external oscillator that
may reduce power consumption from LFCLK, it is necessary to mount an external crystal. Please see
the reference circuits.
The following commands can be used to set and get the LFCLK configuration:
EYSKJNAWB-VX は HFCLK から合成した内蔵 RC オシレータを使用するように low frequency clock
(LFCLK)を設定しています。 LFCLK から消費電力を削減できる外部オシレータを使用するように設定
TAIYO YUDEN CO., LTD.
3-Sep 2021 Ver.0.91
TAIYO YUDEN CO., LTD.
39/198