Table of Contents
Advertisement
S1R72803F00A
(2D5)
XCE10EX
Note: The circuit of this sheet is an example of connection when an external ROM and SRAM are connected during
the process of system development. This circuit is not required on a system of finished product.
108
(2H2) A[1:18]
HV
DD
R66
10K
(2G1)
XRESET
(2H4)
XRD
(2H4)
XWRL
JP4
2
JUMP-3
HV
DD
R67
10K
U4
A1
25
29
A0
D0
A2
24
31
A1
D1
A3
23
33
A2
D2
A4
22
35
A3
D3
A5
21
38
A4
D4
A6
20
40
A5
D5
A7
19
42
A6
D6
A8
18
44
A7
D7
A9
8
30
A8
D8
A10
7
32
A9
D9
A11
6
34
A10
D10
A12
5
36
D11
A11
A13
4
39
A12
D12
A14
3
41
A13
D13
A15
2
43
A14
D14
A16
1
45
A15
D55/A-1
A17
48
A16
A18
17
9
A17
NC
10
NC
HV
13
DD
NC
14
NC
29
16
CE
NC
15
HV
DD
RY/BY
29
RESET
37
V
CC
29
BYTE
29
46
OE
GND
29
27
OE
GND
MBM29F400TC-70PFTN
U3
A1
5
7
A0
D0
A2
4
8
A1
D1
A3
3
9
A2
D2
A4
2
10
A3
D3
A5
1
13
A4
D4
A6
44
14
A5
D5
A7
43
15
A6
D6
A8
42
16
A7
D7
A9
27
A8
A10
26
29
A9
D8
A11
25
30
A10
D9
A12
24
31
A11
D10
A13
21
32
A12
D11
A14
20
35
A13
D12
A15
19
36
A14
D13
A16
18
37
A15
D14
38
D15
HV
DD
40
11
xUB
V
CC
39
33
xLB
V
CC
6
xCS
17
xWE
41
12
xOE
V
SS
34
V
SS
TC551664BFT
EPSON
D[0:15] (2H5)
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
C48
0.1u
D0
D1
D2
D3
D4
D5
D6
D7
D9
D10
D11
D12
D13
D14
D15
D15
C49
0.1u
Advertisement
Table of Contents
